VCS仿真生成vpd文件(verilog)


VCS仿真生成vpd文件(verilog)

一、環境與文件

save image

 

二、開始仿真

1、compiler

首先在testbench中加入如下語句:

initial begin
    $vcdpluson;
end

命令調用vcs

vcs -full64 -f file.f  -debug_pp +vcd+vcdpluson

參數解釋

  • file.f 是你的設計文件索引

      save image

  • +vcd+vcdpluson產生Synopsys的波形文件之一vpd格式的波形文件

2、simulate

./simv

生成名為vcdpluson.vpd的文件

3、使用dve查看波形

dve –vpd vcdpluson.vpd

 

 

 

 

 

 

 

 

 

 

 

 


免責聲明!

本站轉載的文章為個人學習借鑒使用,本站對版權不負任何法律責任。如果侵犯了您的隱私權益,請聯系本站郵箱yoyou2525@163.com刪除。



 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM