作為 Synopsys FPGA 設計解決方案的一部分，Synplify FPGA 綜合軟件是實現高性能、高性價比的 FPGA 設計的行業標准。 其獨特的行為提取綜合技術 (Behavior Extracting Synthesis Technology, BEST) 在將 RTL 代碼綜合成特定的 FPGA 邏輯之前，先進行高層次優化。 此方法可以對整個 FPGA 進行高度優化，提供更快運行時間並支持超大型設計。
Synplify FPGA綜合工具以其能對FPGA設計產生高性能和低成本而成為業界的標准工具。Synplify軟件支持最新的VHDL和Verilog語言結構包括SystemVerilog和VHDL-2008. 該軟件也支持多種不同的FPGA架構， 如Altera, Achronix, Lattice, Microsemi and Xilinx，使用時， 僅需輸入單個RTL個約束文件即可。Synplify軟件使用單一且易用的界面，它能做增量綜合和直觀的HDL代碼分析。針對需要最快綜合運行時間以及最高質量的時序、面積和功耗的大型設計的設計人員。 Synplify Premier 軟件能夠提供 Synplify Pro 的所有功能，以及其他一些組件用於高級 FPGA 設計。
synplify綜合過程包括三方面內容：
1.對HDL源代碼進行編譯，synplify將輸入的HDL源代碼翻譯成boolean表達式；
2.對編譯的結果優化，通過邏輯優化消除冗余邏輯和復用模塊，這種優化是針對邏輯關系的，與具體器件無關；
3.對優化的結果進行邏輯映射與結構層次上的優化，最后生成網表；synplify將編譯生成的邏輯關系映射成FPGA的底層硬件模塊和原語(primitive)，生成網表並優化；
synplify 生成的網表文件
*.vm：Verilog Synthesized netlist for simulation. 此文件可作為modelsim等仿真工具進行綜合后門級功能仿真的輸入文件
*.edf：Netlist for P&R tools. edif 文件格式：標准電子設計互換格式文件(NETLIST FILE)，獨立於所采用的實現工藝。因而當用不同廠家的器件來實現已經驗證的邏輯網表（EDIF文件）時，需要相應的基本單元庫與布線延遲模型優化（optimization），映象（mapping）。
Implemention設置
選擇器件，設置綜合頂層，綜合優化選項，選擇輸出的文件格式等。
synplify 批處理模式
設計者可以用批處理命令的形式執行一個綜合，也可以一次執行同一設計的多個綜合，嘗試不同器件、不同延時目標、不同約束條件；工程文件prj、約束文件sdc本質上都是采用tcl腳本編寫的；可采用如下命名運行批處理模式：
synplify_pro –batch project_file_name.prj
DesignWare IP
Synopsys公司的DesignWare IP產品包括各種控制器、物理層（PHY）和驗證IP的完整的接口IP解決方案、模擬IP、各種嵌入式存儲器、邏輯 庫、可配置處理器內核和子系統。如USB，PCI Express的，SATA，以太網等。 DesignWare在DC綜合的時候沒有多少優化的余地，因為DC調用的已經是DesignWare的版圖。仿真的時候都是調用synopsys提供的DesignWare仿真庫，是沒辦法綜合的。最后，如果應用於FPGA中的話，只有synplify_premier綜合工具支持。其他工具是無法調用DesignWare的。
總結
讓專業的工具干專業的事，Xilinx和Altera雖然都提供自家的FPGA開發工具，但綜合速度和結果都比不上synplify，尤其是Xilinx的Vivado綜合速度更加慢如牛，在平時的開發過程中，我自己對綜合后的資源都不太關心，但綜合速度一定要快。效率就是時間，時間就是生命。而且用FPGA做ASIC設計原型驗證時，synplify還可以綜合DesignWare中的IP核。synplify 所有有用的信息都可以在synplify的user guide和reference manual中找到。
參考文獻：
[1] synplify使用. http://www.eetop.cn/blog/html/14/56214-21591.html
[2] FPGA 邏輯綜合. https://www.synopsys.com/CN/Tools/Implementation/FPGAImplementation/FPGASynthesis/Pages/SynplifyPro.aspx
[3] http://blog.csdn.net/xiaoweige207/article/details/6211153
[4] http://blog.csdn.net/angelbosj/article/details/17605223
[5] Synopsys. synplify pro user guide and tutorial.
[6] DesignWare 元件庫
http://www.synopsys.com/CN/IP/SOCINFRASTRUCTUREIP/DESIGNWARE/Pages/default.aspx
[7] 關於Designware的一些看法