FPGA邏輯代碼重要的是理解其中的時序邏輯，延時與各種時間的記憶也是一件頭疼的事，這里把我最近看到的比較簡單的幾類總結起來，共同學習。
一、平均傳輸延時
平均傳輸延時
二、開啟時間與關閉時間
開啟時間與關閉時間
三極管Td 延遲時間 Tr上升時間 合稱開啟時間
三極管Ts存儲時間 Tf下降時間 合稱關閉時間
三、觸發器建立時間與保持時間
建立時間（Tsu：set up time）是指在時鍾沿到來之前數據從不穩定到穩定所需的時間，如果建立的時間不滿足要求那么數據將不能在這個時鍾上升沿被穩定的打入觸發器；保持時間（Th：hold time）是指時鍾信號到來之后數據穩定保持的時間，如果保持時間不滿足要求那么數據同樣也不能被穩定的打入觸發器。
四、鎖存器 恢復時間和移除時間
在時鍾沿到來之前的 recovery time 之前，異步信號必須釋放 (變無效)，在時鍾沿到來之后的 removal time 之后，異步信號才能變有效，也就是說在從 recovery time 到 removal time 這段時間內，異步信號是不能有效的。異步信號中的recovery time和removal time類似setup 和 hold time，可以考慮為異步復位信號。
輸出響應時間（Tco） ：觸發器輸出的響應時間，也就是觸發器的輸出在clk時鍾上升沿到來之后多長的時間內發生變化，也即觸發器的輸出延時。
五、Tc與Tm
Tc: time from clock to Q
Tm: Metastability Time