1.Warning: An incorrect timescale is selected for the Verilog Output (.VO) file of this PLL design. It's required that the timescale should be 1 ps when simulating a PLL design in a third party EDA tool.
解決辦法：是因為timessale不是1ps導致的錯誤，原因可能是之前使用過modelSim仿真信號時，將timesacle由默認的1ps改成別的值了，可以點擊Assignment--->EDA Tool Setting--->Simulation，將選項中的timescale改成1ps，並點擊ok進行保存。如果保存時報錯，那么將下面的NativeLink setting下的選項選成None，因為這里是testbench測試腳本對應的設置，如果你沒有寫測試腳本，那么修改timescale時會檢查，所以這里將其制定為None就可以了。
2.Nativelink Error
Error: Can't launch the ModelSim-Altera software -- the path to the location of the executables for the ModelSim-Altera software were not specified or the executables were not found at specified path.
Error: You can specify the path inthe EDA Tool Options page of the Options dialog box or using the Tcl command set_user_option.
Error: NativeLink simulation flow was NOT successful
解決辦法：是因為quartusII不知道你安裝的modelSim軟件的具體路徑，所以需要設置ModelSim的具體路徑即可。步驟如下（以ModelSim為例，不是ModelSim Altere）：Tools -> Options -> General -> EDA Tool Options：將選項中的ModelSim設為你安裝ModelSim的具體路徑即可。如下圖：
3.關於采用AS下載時提示錯誤的問題
首先我的芯片信號時EP2Q208C8N芯片，配置芯片型號是EPCS4，在File——Convert File中，電機propery時，不能將compress前面的選項選中，另外在這個選項中，一定要選擇正確的配置芯片型號，我之前就因為把PECS4選成了EPC4而消耗半天的時間來查找錯誤。另外AS進行下載的界面，選中的文件格式是*.pof格式的文件，而Jtag下載的文件時*.sof格式的文件。