使用環境：Quartus ii 13.0
1、建立好工程，編譯無錯。
2、生成testbench模板
點擊菜單欄中processing,選擇start，選擇start testbench template write。此時會自動生成testbench模板到項目文件夾simulation里面，后綴為.vt
3、在quatusii界面打開.vt文件，編寫testbench，設置激勵，保存。
4、在項目管理窗器件上右擊選擇件Settings，選擇左側simulation
5、在右側Nativelink settings 下選中compile test bench ，點擊Test Benches
彈出
點擊NEW,打開如下界面，分別填入MuxTwo；MuxTwo_vlg_tst(MuxTwo用verilog文件名替代)
5、添加testbench文件
選擇modelsim文件夾下.vt文件
點擊add，確認，所有設置就完成了
6、點擊Tools>RUN EDA simulation Tools>RUN RTL simulation即可。若無錯誤，系統可自動調用Modesim,直到彈出仿真圖形。
7、此外，若quartus ii未關聯modelsim-altera，需要指定路徑：點擊Tool->Option;選擇左側的EDA Tool Option，在右側的ModelSim-Altera欄選擇安裝路徑，參考如下：
