使用环境：Quartus ii 13.0
1、建立好工程，编译无错。
2、生成testbench模板
点击菜单栏中processing,选择start，选择start testbench template write。此时会自动生成testbench模板到项目文件夹simulation里面，后缀为.vt
3、在quatusii界面打开.vt文件，编写testbench，设置激励，保存。
4、在项目管理窗器件上右击选择件Settings，选择左侧simulation
5、在右侧Nativelink settings 下选中compile test bench ，点击Test Benches
弹出
点击NEW,打开如下界面，分别填入MuxTwo；MuxTwo_vlg_tst(MuxTwo用verilog文件名替代)
5、添加testbench文件
选择modelsim文件夹下.vt文件
点击add，确认，所有设置就完成了
6、点击Tools>RUN EDA simulation Tools>RUN RTL simulation即可。若无错误，系统可自动调用Modesim,直到弹出仿真图形。
7、此外，若quartus ii未关联modelsim-altera，需要指定路径：点击Tool->Option;选择左侧的EDA Tool Option，在右侧的ModelSim-Altera栏选择安装路径，参考如下：
