去耦電容、旁路電容和濾波電容（資料整合）

定義

　　可將混有高頻電流和低頻電流的交流電中的高頻成分旁路掉的電容，稱做“旁路電容”。

　　例如當混有高頻和低頻的信號經過放大器被放大時，要求通過某一級時只允許低頻信號輸入到下一級，而不需要高頻信號進入，則在該級的輸出端加一個適當大小的接地電容，使較高頻率的信號很容易通過此電容被旁路掉（這是因為電容對高頻阻抗小），而低頻信號由於電容對它的阻抗較大而被輸送到下一級放大

　　對於同一個電路來說，旁路（bypass）電容是把輸入信號中的高頻噪聲作為濾除對象，把前級攜帶的高頻雜波濾除，而去耦（decoupling，也稱退耦）電容是把輸出信號的干擾作為濾除對象。

去耦電容電路電源和地之間的有兩個作用

　　一方面是集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲。數字電路中典型的去耦電容值是0.1μF。這個電容的分布電感的典型值是5μH。0.1μF的去耦電容有5μH的分布電感，它的並行共振頻率大約在7MHz左右，也就是說，對於10MHz以下的噪聲有較好的去耦效果，對40MHz以上的噪聲幾乎不起作用。1μF、10μF的電容，並行共振頻率在20MHz以上，去除高頻噪聲的效果要好一些。每10片左右集成電路要加一片充放電電容，或1個蓄能電容，可選10μF左右。最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結構在高頻時表現為電感。要使用鉭電容或聚碳酸酯電容。去耦電容的選用並不嚴格，可按C=1/F，即10MHz取0.1μF，100MHz取0.01μF。

旁路電容和去耦電容的區別和作用

　　一般設計的板子上IC 的每個電源管腳附近都會放置一個電容作去耦電容，以減小電源阻抗？？那么此IC的某些高速信號是否會把此電容作為高頻電流的旁路電容呢？

　　請大俠詳細解釋一下旁路電容和去耦電容。

　　我認為去耦電容和旁路電容沒有本質的區別,電源系統的電容本來就有多種用途,從為去除電源的耦合噪聲干擾的角度看,我們可以把電容稱為去耦電容(Decoupling),如果從為高頻信號提供交流回路的角度考慮,我們可以稱為旁路電容(By-pass).而濾波電容則更多的出現在濾波器的電路設計里.電源管腳附近的電容主要是為了提供瞬間電流,保證電源/地的穩定,當然,對於高速信號來說,也有可能把它作為低阻抗回路,比如對於CMOS電路結構,在0->1的跳變信號傳播時,回流主要從電源管腳流回,如果信號是以地平面作為參考層的話,在電源管腳的附近需要經過這個電容流入電源管腳.所以對於PDS(電源分布系統)的電容來說,稱為去耦和旁路都沒有關系,只要我們心中了解它們的真正作用就行了

關於濾波電容、去耦電容、旁路電容作用

2009-07-06 01:35

電容在減小同步開關噪聲起重要作用，而電源完整性設計的重點也在如何合理地選擇和放置這些電容上。各種各樣的電容種類繁雜，但無論再怎么分類，其基本原理都是利用電容對交變信號呈低阻狀態。交變電流的頻率f越高，電容的阻抗就越低。旁路電容起的主要作用是給交流信號提供低阻抗的通路；去耦電容的主要功能是提供一個局部的直流電源給有源器件，以減少開關噪聲在板上的傳播和將噪聲引導到地，加入去耦電容后電壓的紋波干擾會明顯減小；濾波電容常用於濾波電路中。對於理想的電容器來說，不考慮寄生電感和電阻的影響，那么在電容設計上就沒有任何顧慮，電容的值越大越好。但實際情況卻相差很遠，並不是電容越大對高速電路越有利，反而小電容才能被應用於高頻。濾波電容用在電源整流電路中，用來濾除交流成分。使輸出的直流更平滑。去耦電容用在放大電路中不需要交流的地方，用來消除自激，使放大器穩定工作。旁路電容用在有電阻連接時，接在電阻兩端使交流信號順利通過。

旁路電容不是理論概念，而是一個經常使用的實用方法，電子管或者晶體管是需要偏置的，就是決定工作點的直流供電條件。例如電子管的柵極相對於陰極往往要求加有負壓，為了在一個直流電源下工作，就在陰極對地串接一個電阻，利用板流形成陰極的對地正電位，而柵極直流接地，這種偏置技術叫做“自偏”，但是對（交流）信號而言，這同時又是一個負反饋，為了消除這個影響，就在這個電阻上並聯一個足夠大的點容，這就叫旁路電容。去耦電容在集成電路電源和地之間的有兩個作用：一方面是本集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲。數字電路中典型的去耦電容值是0.1μF。這個電容的分布電感的典型值是5μH。0.1μF的去耦電容有5μH的分布電感，它的並行共振頻率大約在7MHz左右，也就是說，對於10MHz以下的噪聲有較好的去耦效果，對40MHz以上的噪聲幾乎不起作用。1μF、10μF的電容，並行共振頻率在20MHz以上，去除高頻噪聲的效果要好一些。每10片左右集成電路要加一片充放電電容，或1個蓄能電容，可選10μF左右。最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結構在高頻時表現為電感。要使用鉭電容或聚碳酸酯電容。去耦電容的選用並不嚴格，可按C=1/F，即10MHz取0.1μF，100MHz取0.01μF。一般來說，容量為uf級的電容，象電解電容或鉭電容，他的電感較大，諧振頻率較小，對低頻信號通過較好，而對高頻信號，表現出較強的電感性，阻抗較大，同時，大電容還可以起到局部電荷池的作用，可以減少局部的干擾通過電源耦合出去；容量為0.001~0.1uf的電容，一般為陶瓷電容或雲母電容，電感小，諧振頻率高，對高頻信號的阻抗較小，可以為高頻干擾信號提供一條旁路，減少外界對該局部的耦合干擾旁路是把前級或電源攜帶的高頻雜波或信號濾除；去藕是為保正輸出端的穩定輸出（主要是針對器件的工作）而設的“小水塘”，在其他大電流工作時保證電源的波動范圍不會影響該電路的工作；補充一點就是所謂的藕合：是在前后級間傳遞信號而不互相影響各級靜態工作點的元件有源器件在開關時產生的高頻開關噪聲將沿着電源線傳播。去耦電容的主要功能就是提供一個局部的直流電源給有源器件，以減少開關噪聲在板上的傳播和將噪聲引導到地。從電路來說，總是存在驅動的源和被驅動的負載。如果負載電容比較大，驅動電路要把電容充電、放電，才能完成信號的跳變，在上升沿比較陡峭的時候，電流比較大，這樣驅動的電流就會吸收很大的電源電流，由於電路中的電感，電阻（特別是芯片管腳上的電感，會產生反彈），這種電流相對於正常情況來說實際上就是一種噪聲，會影響前級的正常工作。這就是耦合。去耦電容就是起到一個電池的作用，滿足驅動電路電流的變化，避免相互間的耦合干擾。旁路電容實際也是去耦合的，只是旁路電容一般是指高頻旁路，也就是給高頻的開關噪聲提高一條低阻抗泄防途徑。高頻旁路電容一般比較小，根據諧振頻率一般是0.1u，0.01u等，而去耦合電容一般比較大，是10u或者更大，依據電路中分布參數，以及驅動電流的變化大小來確定。

1.關於去耦電容蓄能作用的理解 （1）去耦電容主要是去除高頻如RF信號的干擾，干擾的進入方式是通過電磁輻射。而實際上，芯片附近的電容還有蓄能的作用，這是第二位的。你可以把總電源看作水庫，我們大樓內的家家戶戶都需要供水，這時候，水不是直接來自於水庫，那樣距離太遠了，等水過來，我們已經渴的不行了。實際水是來自於大樓頂上的水塔,水塔其實是一個buffer的作用。如果微觀來看，高頻器件在工作的時候，其電流是不連續的，而且頻率很高，而器件VCC到總電源有一段距離，即便距離不長，在頻率很高的情況下，阻抗Z＝i*wL+R，線路的電感影響也會非常大，會導致器件在需要電流的時候，不能被及時供給。而去耦電容可以彌補此不足。這也是為什么很多電路板在高頻器件VCC管腳處放置小電容的原因之一（在Vcc引腳上通常並聯一個去耦電容，這樣交流分量就從這個電容接地。（2）有源器件在開關時產生的高頻開關噪聲將沿着電源線傳播。去耦電容的主要功能就是提供一個局部的直流電源給有源器件，以減少開關噪聲在板上的傳播和將噪聲引導到地。

2.旁路電容和去耦電容的區別 去耦：去除在器件切換時從高頻器件進入到配電網絡中的RF能量。去耦電容還可以為器件提供局部化的DC電壓源，它在減少跨板浪涌電流方面特別有用。 旁路：從元件或電纜中轉移出不想要的共模RF能量。這主要是通過產生AC旁路消除無意的能量進入敏感的部分，另外還可以提供基帶濾波功能（帶寬受限）。我們經常可以看到，在電源和地之間連接着去耦電容，它有三個方面的作用：一是作為本集成電路的蓄能電容；二是濾除該器件產生的高頻噪聲，切斷其通過供電回路進行傳播的通路；三是防止電源攜帶的噪聲對電路構成干擾。

在電子電路中，去耦電容和旁路電容都是起到抗干擾的作用，電容所處的位置不同，稱呼就不一樣了。對於同一個電路來說，旁路（bypass）電容是把輸入信號中的高頻噪聲作為濾除對象，把前級攜帶的高頻雜波濾除，而去耦（decoupling）電容也稱退耦電容，是把輸出信號的干擾作為濾除對象。從電路來說，總是存在驅動的源和被驅動的負載。如果負載電容比較大，驅動電路要把電容充電、放電，才能完成信號的跳變，在上升沿比較陡峭的時候，電流比較大，這樣驅動的電流就會吸收很大的電源電流，由於電路中的電感，電阻（特別是芯片管腳上的電感，會產生反彈），這種電流相對於正常情況來說實際上就是一種噪聲，會影響前級的正常工作，這就是耦合。去耦電容就是起到一個電池的作用，滿足驅動電路電流的變化，避免相互間的耦合干擾。旁路電容實際也是去耦合的，只是旁路電容一般是指高頻旁路，也就是給高頻的開關噪聲提高一條低阻抗泄防途徑。高頻旁路電容一般比較小，根據諧振頻率一般是0.1u，0.01u等，而去耦合電容一般比較大，是10u或者更大，依據電路中分布參數，以及驅動電流的變化大小來確定。去耦和旁路都可以看作濾波。去耦電容相當於電池，避免由於電流的突變而使電壓下降，相當於濾紋波。具體容值可以根據電流的大小、期望的紋波大小、作用時間的大小來計算。去耦電容一般都很大，對更高頻率的噪聲，基本無效。旁路電容就是針對高頻來的，也就是利用了電容的頻率阻抗特性。電容一般都可以看成一個RLC串聯模型。在某個頻率，會發生諧振，此時電容的阻抗就等於其ESR。如果看電容的頻率阻抗曲線圖，就會發現一般都是一個V形的曲線。具體曲線與電容的介質有關，所以選擇旁路電容還要考慮電容的介質，一個比較保險的方法就是多並幾個電容。去耦電容在集成電路電源和地之間的有兩個作用：一方面是本集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲。數字電路中典型的去耦電容值是0.1μF。這個電容的分布電感的典型值是5μH。0.1μF的去耦電容有5μH的分布電感，它的並行共振頻率大約在7MHz左右，也就是說，對於10MHz以下的噪聲有較好的去耦效果，對40MHz以上的噪聲幾乎不起作用。1μF、10μF的電容，並行共振頻率在20MHz以上，去除高頻噪聲的效果要好一些。每10片左右集成電路要加一片充放電電容，或1個蓄能電容，可選10μF左右。最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結構在高頻時表現為電感。要使用鉭電容或聚碳酸酯電容。去耦電容的選用並不嚴格，可按C=1/F，即10MHz取0.1μF，100MHz取0.01μF。

最近對耦合電容和去耦電容有疑問，上網搜了一下，資料如下：去耦電容在集成電路電源和地之間的有兩個作用：一方面是本集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲。數字電路中典型的去耦電容值是0.1μF。這個電容的分布電感的典型值是5μH。0.1μF的去耦電容有5μH的分布電感，它的並行共振頻率大約在7MHz左右，也就是說，對於10MHz以下的噪聲有較好的去耦效果，對40MHz以上的噪聲幾乎不起作用。1μF、10μF的電容，並行共振頻率在20MHz以上，去除高頻噪聲的效果要好一些。每10片左右集成電路要加一片充放電電容，或1個蓄能電容，可選10μF左右。最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結構在高頻時表現為電感。要使用鉭電容或聚碳酸酯電容。去耦電容的選用並不嚴格，可按C=1/F，即10MHz取0.1μF，100MHz取0.01μF。我想問下，一、文中去耦電容的作用是濾除xMHZ以下的噪聲還是以上的，如果是以下的話它是否起到信號低通到地的作用？；二、文中說到的1uF以及10uF濾除20MHZ噪聲是濾除20MHZ以上還是以下？；三、文中還提到根據C=1/F選用耦合電容，10MHz選用0.1uF,100MHz選用0.01uF，好想和20MHz選用1uF以及10uF有矛盾，這是為什么？。。鄙人菜鳥。。。。，亟待各位大蝦救援啊·~~

最佳答案

問題還真的多！！！一、文中去耦電容的作用是濾除xMHZ以下的噪聲還是以上的，如果是以下的話它是否起到信號低通到地的作用？對低通的影響幾呼沒有二、文中說到的1uF以及10uF濾除20MHZ噪聲是濾除20MHZ以上還是以下？是以下三、文中還提到根據C=1/F選用耦合電容，10MHz選用0.1uF,100MHz選用0.01uF，好想和20MHz選用1uF以及10uF有矛盾，這是為什么？。。 10μF的作用是蓄能

旁路和去耦電容的考慮事項 -- EDN電子設計技術

2008-11-18 | 閱：轉：評：0 | 分享

旁路和去耦電容的考慮事項

技術分類：模擬設計 | 2008-11-05 作者：ykwym: EDN China

　　EDN博客精華文章作者：ykwym

　　在現在的數字設計中給電源去偶是標准的做法，但我們在這里提到它是因為電源去偶在去除電源線噪聲方面的重要作用。電源的高頻噪聲幾乎對每個數字器件都造成了問題。這種噪聲通常是由地彈，輻射信號，甚至是由數字器件本身所產生的。消除電源噪聲最簡單的方法是使用去耦電容把高頻噪聲引到地上去。理想的情況是，去耦電容為高頻噪音提供了一個低阻抗到地的路徑，因此能夠凈化電源供應。應用決定了如何選擇去偶電容。大多數設計都把表面貼電容放得盡可能的接近芯片的電源管腳。這些電容的容值大到足夠可以為預計的電源噪聲提供一個低阻抗路徑。但去耦電容的一個普遍問題是，他們的特性往往不如理論上的電容理想。有如下幾個原因：

　　1. 電容的封裝包含一定量的引線電感;

　　2. 電容也包含一定量的等效串聯電阻（ ESR ） ;

　　3. 電源引腳和去耦電容之間的走線有一定量的串聯電感;

　　4. 地引腳和接地平面之間的引線也有一定量的串聯電感。

　　上面那些的問題累積結果如下：

　　1. 電容器將在某個特定的頻率產生諧振而且當頻率接近於諧振頻率時網絡的阻抗將大大改變;

　　2. ESR將會對高頻噪聲去偶的低阻抗路徑產生不好的影響。

　　數字設計者可以通過下面的方法來應對這些影響：

　　1. 器件VCC和GND引腳的電感越低越好。這通過使引腳在物理限制的范圍內盡可能的寬和短得到;

　　2. 選擇低ESR電容來改善電源的去偶。

　　3. 選擇較小封裝尺寸的電容將會減少封裝電感。是否使用更小的封裝的電容取決於溫度變化對電容量的影響。在選擇一個電容器前，這些參數都需要驗證是否符合設計要求;

　　4. 最后一點問題是由於不注意而帶來。例如，使用Y5V電容來替換X7R電容時，在相同的容量下Y5V的封裝較小，從而電感也較小，但要注意這是以在高溫下Y5V表現不佳為代價的。