前面使用了較多的篇幅介紹旁路電容的工作原理及其選擇依據，我們已經能夠為電路系統中相應的數字集成芯片選擇合適的旁路電容，在實際應用過程中，旁路電容的PCB布局布線也會影響到高頻噪聲旁路功能的充分發揮，下面我們介紹旁路電容在PCB布局布線過程中應該注意的一些事項。
我們已經對旁路電容在高頻工作下的等效電路及其原理作了一番介紹，其等效電路如下圖所示：
其中，C1就是為芯片配備的旁路電容，L1、L2、L3、L4就是線路（包括過孔、引腳、走線等）在高頻下的等效分布電感，這些分布電感對於高頻信號相當於是高阻抗，這對於前級過來的高頻干擾的抑制是有好處的，但同時對芯片內部（后級）開關切換帶來的干擾也是有抑制作用的，這種抑制作用在旁路電容（或更遠的直流電源V）與芯片之間形成了阻礙，使得VDD供電端子無法在及時獲取到足夠電荷繼而導致VDD瞬間下降（即變差）。
為了使旁路電容能夠最大限度地發揮高頻噪聲旁路的作用，我們在進行PCB布局布線時應遵循一個基本原則：使旁路電容與芯片之間的分布電感（L1、L2）盡可能減小。
PCB走線電感的計算公式如下：
其中，L表示走線長度，W為走線寬度，走線寬度W越寬，長度L越小，則PCB走線分布電感越小，從公式中可以看出，PCB走線分布電感隨走線長度幾乎同比例變化（PCB走線長度減少50%，相應的電感也將減少50%），但走線寬度必須增加10倍才能減少50%的電感。
因此，減小走線分布電感最直觀最有效的布線措施之一就是：盡量縮短旁路電容與芯片之間的走線長度，這也是為什么我們通常都要求將旁路電容與芯片盡可能靠近的道理，如下圖所示：
將旁路電容盡量靠近芯片獲得的另一個附加好處是：可以使高頻噪聲的回流路徑最小化，換言之，可以限制芯片（噪聲）電流流過的范圍（不至於干擾電路系統的其它部分），如下圖所示：
很多場合下，芯片產生出來的高頻噪聲頻率范圍比較寬，僅僅使用一種容量的旁路電容將無法有效削弱多種頻率的疊加強噪聲，這時我們可以使用多個不同容量的旁路電容並聯在一起，以獲取較寬頻率范圍內的低阻抗，這樣得到的阻抗曲線如下圖所示：
由於不同容量的旁路電容有不同的自諧振頻率（在同等條件下，容量越小，則自諧振頻率越高，前面已經講解過，此處不再贅述），多個不同容量的旁路電容並聯時，可以在更寬的頻率范圍內表現出對高頻噪聲的低阻抗。
多個旁路電容並聯方案在PCB中布局的基本原則是：容量越小的旁路電容則越靠近芯片，其基本布局示意圖如所示：
通常頻率越高的噪聲電流成分，對電路穩定性的潛在威脅更大，因此，我們將容量最小的旁路電容最靠近芯片，使得頻率最高的噪聲回流路徑是最小的，這樣多種頻率不同噪聲電流環路面積均可通過各自合適的旁路電容而被限制，如下圖所示：
其次，盡量加粗旁路電容與芯片之間電源與地的走線。雖然從PCB走線電感公式中可以看出走線寬度加粗的效果並不如走線長度縮短那么明顯，但聊勝於無，餓的時候有塊饅頭啃啃也不錯呀，其基本示意圖如下所示：
很多大規模集成芯片的引腳很密（引腳間距Pitch小），如果直接用較寬走線拉出來，PCB繪圖軟件可能會報規則沖突（通常在PCB布線時都是將設計規則檢查DRC打開），換言之，走線無法從引腳中拉出來，如下圖所示：
這時我們可以先從芯片引腳拉出一段比較窄的走線，布出一段后再進行走線加粗。有些PCB 繪圖軟件為方便此類網絡的PCB布線，對此有一些特殊的設置，下圖所示為PADS Router中走線選項設置對話框：
上圖中的選項“Allow trace necking”用來設置：在布線時，可否根據情況調整線寬的大小。
在實際布線時，勾選此項與否的影響如下圖所示：
我們將默認走線寬度設置為200mil（5.08mm），如果就這樣從芯片的引腳開始布線，則由於芯片引腳本身的間距小於200mil，則會提示“Cant exit a pin/via with trace with 200”之類的提示，表示由於設計規則的沖突而無法繼續布線，但如果選擇了該項，系統會將有沖突的那一段走線自動調整到合適的線寬，隨后又按正常的線寬200mil進行布線。
這里我們也有一個問題：在進行旁路電容的PCB布局布線時，是應該先經過旁路電容再進入芯片引腳，還是先進入芯片引腳再進入旁路電容？換言之，是旁路電容優先，還是芯片優先！如下圖所示：
有人說：這不明擺着的嗎？左邊（旁路電容優先）肯定要好一些，右邊（芯片優先）那個地網絡走線那么長。事實上，對於大多數高速數字PCB板而言，使用的都是地平面與電源平面，通常都是直接打孔到平面層，兩者的差距是不大的。
也有人說：濾波電容與旁路電容在電路中起的作用不一樣，濾波電容在布線時應該按濾波電容優先的原則，而旁路電容的作用是提供高頻回流路徑，兩種走法並沒有多大的不同。
我們假設兩種布線方案都采用最短的走線連接，那兩種布線方案中的旁路電容的功能發揮是否還有區別呢？我們只要把兩者的等效電路畫出來就明白孰優孰劣，如下圖所示（旁路電容優先）：
直流供電電源 Ui經過分布電感L3、L4對C1進行充電，再通過分布電感L1、L2給芯片供電，當供電電源的電壓Ui變動時也會引起芯片的開關電流隨之變化，因此，旁路電容C1能夠起到補償電荷作用，這與濾波電容的儲能原理是完全一致的。
旁路電容優先的方案中，旁路電容的存在使得直流供電電源與芯片實現了高效的分離（去耦），另一方面，雖然分布電感L1與L2對於芯片獲取旁路電容中的電荷是有抑制作用的，但對於芯片內部的噪聲向外擴散的抑制也有一定的好處，從這個角度來說，分布電感也是有那么一點點的好處。
我們再來看看如下圖所示芯片優先布線方案：
如上圖所示，由於直流供電電源 Ui與芯片直接相連， 電源電壓的變動將直接影響到芯片，盡管旁路電容可以進行起到一定的旁路作用，但芯片與供電電源部分不再是高效的分離狀態，而分布電感 L1、L2將對電流噪聲的抑制沒有任何好處（只有壞處）。
可以看到，旁路電容優先的布線方案相對而言更能夠發揮旁路功能，然而我們通常見到的旁路電容的布局如下圖所示（芯片優先）:
如上圖所示，旁路電容放在芯片周圍，芯片從電源引腳拉出與旁路電容連接，通常電源走線在芯片下面連接（芯片優先的布線方案），這其實是不得已而為之的，因為芯片與旁路電容在同一板層時，布線時采用旁路電容優先的布線方案不太現實，走線會復雜得多（然而旁路電容在芯片底層布局時卻相對比較好實現）。
看來該講的已經講完了，然而還沒完！每一個從事電子技術行業的工程師都知道，電感有自感與互感兩種，前面我們講的是如何降低自感，而事實上，芯片能否快速獲取到旁路電容的電荷量，不僅僅與自感有關，而是與整個環路的總電感有關。
假設信號路徑與返回路徑的自感如下圖所示：
當信號路徑與返回路徑離得比較遠時，我們認為兩個路徑是沒有耦合的，因此環路總電感應為兩個路徑自感之和（L1+L2），這也是我們前面描述的情況。
然而當兩個路徑離得較近時，其情況如下圖所示：
由於信號路徑與返回路徑的電流是相反的，因此兩者產生的磁場會相互抵消，換言之，兩個路徑之間有一定的互感L1,2，因此，此時的環路總電感量應為（L1+L2-2L1,2）
這說明了什么呢？我們前面得到高頻條件下的分布電感等效圖如下圖所示：
只要我們能將分布電感L1與 L2之間的互感加強，也可以在一定程度上優化旁路電容的功能。在多層PCB板中，我們通常都是將旁路電容的電源與地引腳通過過孔與平面層相連接（特別是很多BGA封裝的芯片，旁路電容都是放在芯片的背面）的如下圖所示：
為了降低旁路電容與芯片之間的環路總電感，我們可以采用如下圖所示的扇出方案：
上圖中，我們增加了2對過孔，並且使電源過孔與地過孔盡可能地接近，同時將同類型過孔之間（電源過孔或地過孔）的距離盡可能拉開，此時電路板的截面就如下圖所示：
如此一來，我們前述的旁路電容高頻等效電路應如下圖所示：
電源過孔與地過孔中流過的電流是相反的，因此，對於旁路電容C1而言，環路總電感應為（L1+L2-2L1,2），比單獨使用兩個過孔的方案（L1+L2）要小一些，如下圖所示：
當然，如果過孔間的中心距大於過孔的長度，那兩者之間的互感將非常小。
需要注意的是：電流方向相同的過孔不應該靠近，因為那樣反而會增加環路電感，如下圖所示：
上圖中，由於電流方向相同，就算返回路徑的自感可以忽略，則總的環路等效電感為（L1+L2+2L1,2），這就是為什么我們之前提到要將同類型電源過孔（或地過孔）之間的距離盡量拉開的原因
我們很容易可以聯想到高速數字設計中的多層電路板，電源平面與地平面之間的間隔越小，則兩者之間的互感就越大，環路總電感將減小，最終由噪聲導致的電壓瞬間波動將越小，這也是使用平面層帶來的好處之一，如下圖所示：
我們通常還遇到一種叫做去耦電容（decoupling capacitor）的玩意兒，它與旁路電容的區別在哪里呢？下面我們來談談這個問題。