低功耗设计这个专题整理了好久，有一个月了,有图有证据： 　　然而最近一直有些烦心事、郁闷事，拖延了一下，虽然现在还是有点烦，但是还是先 ...

　　前面学习了进行低功耗的目的个功耗的构成，今天就来分享一下功耗的分析。由于是面向数字IC前端设计的学习，所以这里的功耗分析是基于DC中的power compiler工具；更精确的功耗分析可以采用PT ...

二、RTL级低功耗设计（续）　 　　前面一篇博文我记录了操作数隔离等低功耗设计，这里就主要介绍一下使用门控时钟进行低功耗设计。 　　（4）门控时钟 　　门控时钟在我的第一篇博客中有简单的描述，这 ...

二、RTL级低功耗设计　　 　　前面介绍了系统级的低功耗设计，换句话说就是在系统级降低功耗可以考虑的方面。系统级的低功耗设计，主要是由系统级设计、具有丰富经验的人员实现，虽然还轮不到我们设计，我们了 ...

　　前面讲解了使用EDA工具（主要是power compiler）进行功耗分析的流程，这里我们将介绍在数字IC中进行低功耗设计的方法，同时也结合EDA工具（主要是Design Compiler）如何实 ...

博主最近在看乘法器相关的知识，发现现在用的比较多的是booth编码的乘法器和Wallace树型乘法器，当然两者并不是互斥的关系，他们也可以结合使用。在这里给大家介绍一下Wallace树型乘法器 ...

在Verilog-2001中新增了语句generate，通过generate循环，可以产生一个对象（比如一个元件或者是一个模块）的多次例化，为可变尺度的设计提供了方便，generate语句一般在循环和 ...

　　前面讲解了门级功耗的优化方法，包括静动态和总体的功耗。现在来记录一下门级层次（有点书也说是在系统级）常用的一种低功耗方法——电源门控。 ①电源门控概述与原理 　　电源门控是指芯片中某个区域的供 ...

三、门级电路低功耗设计优化 　　（1）门级电路的功耗优化综述 　　门级电路的功耗优化(Gate Level Power Optimization，简称GLPO)是从已经映射的门级网表开始，对设计进 ...

学习数字IC设计一段时间，总结一下自己学习期间遇到的比较好的书籍，希望能给大家一个指导和借鉴，同时也希望大家相互学习交流。 1 《Verilog HDL高级数字设计》 中文版和 ...