DFT，可测试性设计--概念理解
工程会接触DFT。需要了解DFT知识，但不需要深入。 三种基本的测试（概念来自参考文档）： 1. 边界扫描测试：Boundary Scan Test: 测试目标是IO-PAD，利用JTAG接口互连 ...
花费 36 ms
cadence-irun（xrun） 增量编译
引用：https://blog.csdn.net/weiqi7777/article/details/78636903 irun支持MSIE编译，MSIE的全称是 multi-snapshot ...
uvm_config_db在UVM验证环境中的应用
如何在有效的使用uvm_config_db来搭建uvm验证环境对于许多验证团队来说仍然是一个挑战。一些验证团队完全避免使用它，这样就不能够有效利用它带来的好处；另一些验证团队却过多的使用它，这让验证环 ...
UVM序列篇之一：新手上路
声明：本人所有权属路科验证，本人仅为个人学习方便将文章整理至此。 ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~ 有了UVM的世界观，知道这座城市 ...
SystemVerilog 中的相等运算符：== or === ？
1. 四值逻辑的逻辑运算 在对比SystemVerilog中的相等运算符之前，先来看一下三种最基本的逻辑运算符，下文中以·表示与运算，以+表示或运算，以'表示非运算。我们都知道在逻辑代数中，只有0和 ...
使用AXI Verifcation IP进行系统验证
一、关于xilinx验证 IP的介绍 图片来自： https://china.xilinx.com/products/design-tools/vivado/verification-ip.html# ...
QuestaSim自动化仿真之do文件
一、编写基本的do文件 下面按照实际仿真的步骤来说明do文件中需要用到的各个tcl命令。 1、quit -sim ---- 退出原来的仿真工程； 2、cd ---- 设置工作目录的路径，就是仿真 ...
对比 Verilog 和 SystemVerilog 中的基本数据类型
作为引子，首先来看一段描述，该段介绍了SystemVerilog对比Verilog在RTL设计和建模时的新特性之一（logic数据类型），然后下文我再展开对比介绍Verilog和SystemVeril ...