花费 22 ms
System Verilog基础(一)

学习文本值和基本数据类型的笔记。 1.常量(Literal Value) 1.1.整型常量 例如:8‘b0  32'd0  '0  '1  'x  'z 省略位宽则意味着全位宽都被赋值。 例 ...

Wed Dec 12 00:46:00 CST 2018 0 6507
基于简单DUT的UVM验证平台的搭建(一)

最近一个月在实习公司做回归测试,对公司的UVM平台用的比较熟练,就想着自己做一个DUT,然后搭建一个UVM验证平台。 首先,DUT是一个简单的32位的加法器,代码如下:alu.v ...

Thu Aug 01 06:29:00 CST 2019 3 2834
UVM之sformat

Useful SystemVerilog System Tasks Useful SystemVerilog System Tasks Task Name ...

Thu Mar 29 17:51:00 CST 2018 0 6247
UVM中的sequence使用(一)

UVM中Driver,transaction,sequence,sequencer之间的关系。 UVM将原来在Driver中的数据定义部分,单独拿出来成为Transaction,主要完成数据的ran ...

Tue May 05 00:08:00 CST 2015 2 12149
备战秋招-面经篇

欢迎关注个人公众号摸鱼范式 ASIC工程师面试经验分享 来自牛客网网友ece511授权转发 https://www.nowcoder.com/discuss/351612 ...

Mon May 04 05:10:00 CST 2020 0 3033
芯片后仿

1、芯片后仿的意义: 既然前仿保证了逻辑功能,STA 保证了时序,PT对各个corner进行了时序穷举计算并确保时序收敛,那么作为数字IC设计流程的最后一环后仿真的意义是什么呢? 原因有若干: ...

Tue Apr 30 22:22:00 CST 2019 0 2167
uvm_do系列宏浅析

uvm_do系列宏浅析 外表篇: uvm_do系列宏包括: `uvm_do `uvm_do_pri `uvm_do_with `uvm_do_pri_with ...

Sun Dec 17 21:20:00 CST 2017 0 4366
SystemVerilog基本语法总结(下)

2018年IC设计企业笔试题解析-(验证方向) 1、请简述:定宽数组,动态数组,关联数组,队列四种数据类型的各自特点 。解析: (1)定宽数组:其宽度在声明的时候就指定了,故其宽度在编 ...

Tue Nov 05 20:08:00 CST 2019 0 1221
System Verilog基础(二)

这一篇笔记主要记录Procedural,Process,Task and function,Interface和Communication中值得注意的点。 1.Procedural ...

Sun Jan 27 19:31:00 CST 2019 0 2373
UVM中启动sequence方法总结

方法有三: 通过sequnce.start的方式启动 通过`uvm_do系列宏来启动 通过default sequence来启动 下面简单地展开说明. 通过sequence.s ...

Fri Dec 15 07:10:00 CST 2017 0 3519

 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM