AXI总线是一种基于burst的传输总线，适合用在high-bandwidth和low-latency的场景，大致分为5个通道： read addr ...

APB(Advance Peripheral Bus)是AMBA总线的一部分，从1998年第一版至今共有3个版本。 AMBA 2 APB Specfication：定义最基本的信号interface ...

HDL Source文件的编译 针对Verilog文件的编译： 使用vericom工具，将verilog source文件写入一个run.f中，如： system.v pram.v TopM ...

AHB总线实现了简单的基于burst的传输，数据总线带宽可配置32-1024bit。可以实现简单的fixed pipeline在address/control phase和 ...

UVM中Driver，transaction，sequence，sequencer之间的关系。 UVM将原来在Driver中的数据定义部分，单独拿出来成为Transaction，主要完成数据的ran ...

Verilog与C之间进行程序交互，PLI(Programming Language Interface)经过了TF，ACC，VPI等模式。 使用PLI可以生成延时计算器，来连接和同步多个仿真器，并 ...

FSDB：Fast Signal Database 相比较于VCD文件，FSDB文件的大小比VCD波形小5-50倍。 各家的仿真器都支持在simulation的过程中，直接生成FSDB文件 将VC ...

Altera SoC 官方搭建指南： https://rocketboards.org/foswiki/Documentation/EmbeddedLinuxBeginnerSGuide 官方文 ...

密钥协商机制，主要来得到通信双方的临时会话密钥。 主要的方式有： 1)依靠非对称加密算法； RSA，ECC等。 　　　　防偷窥，防篡改。 　　拿到对方公钥的一方随机产生会话密钥，利用公钥加 ...

在ASIC设计中，有两种HDL construct来描述delay信息： 1)Distributed delays：通过specify event经过gates和nets的time，来描述delay ...