Quartus系列：Quartus II 功能仿真设置流程
1.新建一个波形文件 2.右键点击Name下空白框,在弹出的菜单中选择"Inert->Insert Node or Bus..." 如果已经知道端口名称和端口类型，直接在弹出的对 ...
花费 10 ms
我的 FPGA 学习历程（15）—— Verilog 的 always 语句综合
在本篇里，我们讨论 Verilog 语言的综合问题，Verilog HDL (Hardware Description Language) 中文名为硬件描述语言，而不是硬件设计语言。这个名称提醒我们是 ...
我的 FPGA 学习历程（01）—— FPGA 基础知识和 Quartus 的安装
高级的嵌入式市场主要分为以下三类：ARM、DSP 和 FPGA。 其中 ARM 是行业内的佼佼者，目前几乎所有的安卓智能手机都使用 ARM 授权的 CPU架构；而 DSP ...
Quartus II 13.1安装及破解
入坑先下载软件，通过原子的网站下载的Quartus II 13.1，由于没有附带坡姐，又花了很多时间去查找资源。（之前通过公众号等方式搜集了各个版本的软件压缩包，贫民没有网盘会员，所以选择了原子的 ...
61.MII、RMII、GMII接口的详细介绍
概述： MII (Media Independent Interface(介质无关接口)或称为媒体独立接口，它是IEEE-802.3定义的以太网行业标准。它包括一个数据接口和一个MA ...
我的 FPGA 学习历程（08）—— 实验：点亮单个数码管
数码管是一种常见的用于显示的电子器件，根据数码管大致可以分为共阴极和共阳极两种，下图所示的是一个共阳极的数码管的电路图（摘自金沙滩工作室的 51 开发板电路图），我的 AX301 开发 ...
Error: Top-level design entity "demo" is undefined
原因：顶层模块的module名没有和工程名同名 解决方法：把顶层模块 module名改成和工程名同名 最近在玩QUARTUS 11遇到此问题! 问题补充：本人用的时VERILOG HDL硬件 ...
设置 Quartus II 的仿真时间大于 1us
Quartus II 仿真的默认时长是 1us。 设置时钟时看到 End time 想修改时长，把默认的 1us 改成 10us。 然后提示 End time 不合法。（只能设置为 0 到 1 ...
我的 FPGA 学习历程（02）—— 实验：点亮 LED 灯
关于 Quartus 的操作可以使用 Quartus 自带的帮助，帮助中带有全套的操作教程。 中文网络教程链接（链接至 altera中文官网，点击观看） Quartus II 软件设计系列： ...
我的 FPGA 学习历程（14）—— PWM 脉冲宽度调制
PWM 是一种调节输出功率的技术（俗称调压），其原理在于改变输出方波的占空比，具体输出见下图： 输出信号为电压值，当负载为恒阻时，上图中的输出功率分别为 25%、50%、75%。 实现方法如下 ...