静态数据存储器SRAM是存储数据比较重要的器件，它由锁存器阵列构成。SRAM外部接口包括片选端口，读允许端口，写允许端口，地址端口，数据输出端口，数据输入端口。在读写数据时，SRAM根据地址信号，经由译码电路选择读写的相对应的存储单元。基本结构图如下：
例如8*8位SRAM。我们常见的CS信号就是片选信号，RD为读允许信号，WR为写允许信号，Address[n:0]为地址线，DIN[m:0]为数据输入端口，DOUT[7:0]为数据输出端口。现将我所整理的8*8位SRAM数据读写的Verilog代码贴图如下：
