Verilog整理笔记之ROM篇
。 下面附上笔者自己整理的3*4ROM的真值表及其程序。 仅为复习整理。 ...
原文：Verilog整理笔记之SRAM篇
静态数据存储器SRAM是存储数据比较重要的器件，它由锁存器阵列构成。SRAM外部接口包括片选端口，读允许端口，写允许端口，地址端口，数据输出端口，数据输入端口。在读写数据时，SRAM根据地址信号，经由译码电路选择读写的相对应的存储单元。基本结构图如下： 例如 位SRAM。我们常见的CS信号就是片选信号，RD为读允许信号，WR为写允许信号，Address n: 为地址线，DIN m: 为数据输入端 ...
2012-02-21 23:10 0 10381 推荐指数：
相关推荐
Verilog整理笔记之FIFO篇
我想大家都知道，队列是计算机系统中一种比较基本的数据结构。作为队列中的一种，先进先出的FIFO是一种比较常用的存储器单元。FIFO通常有读允许端口、写允许端口、数据输入端口、数据输出端口、FIFO ...
【SRAM学习笔记】SRAM的工作原理
一个SRAM单元如上图所示，M1 M2，M3 M4分别组成反相器，两个反相器首尾相连。M5与M6为两个NOMS，他们的栅极连接再WL上，读写时，都需要在WL上加电压。 如何读取SRAM中存储的电压 当读取时，BLn和 BL两根线上加标准电压。假设Q为高电平（Q=1），Qn则为 ...
Verilog学习笔记基本语法篇（七）········ 生成块
生成块可以动态的生成Verilog代码。可以用于对矢量中的多个位进行重复操作、多个模块的实例引用的重复操作、根据参数确定程序中是否包含某段代码。生成语句可以控制变量的声明、任务和函数的调用、还能对实例引用进行全面的控制。在编程时，应用关键字generate_endgenerate来说明生成的实例 ...
Verilog学习笔记基本语法篇（四）·········块语句
块语句是指将两条或者两条以上的语句组合在一起，使其在格式上更像一条语句。块语句分为两种： 1）用begin_end语句，通常用来标识顺序执行的语句，用它标识的块称作顺序块； 2）用fork_joi ...
Verilog学习笔记基本语法篇（五）········ 条件语句
条件语句可以分为if_else语句和case语句两张部分。 A)if_else语句 三种表达形式 1） if（表达式） 2）if（表达式） 3 ...
Verilog学习笔记基本语法篇（九）········ 任务和函数
task 和 function 说明语句分别用来定义任务和函数，利用任务和函数可以把函数模块分成许多小的任务和函数便于理解和调试。任务和函数往往还是大的程序模块在不同地点多次用到的相同的程序段。 ...
Verilog学习笔记基本语法篇（六）········ 循环语句
在Verilog中存在着4种类型的循环语句，用来控制执行语句的执行次数。 1）forever语句： 连续执行的语句。 2）repeat语句： 连续执行n次的语句。 3）while语句： 执行语句，直至某个条件不满足。 4）for 语句： 三个部分，尽量少用或者不用 ...