3.1 請解釋D觸發器和Latch的區別，解釋同步復位和異步復位的區別及優缺點。 　　 一、D觸發器和Latch的區別 Latch有電平觸發，非同步控制。在使能信號有效時La ...

1.對於同步fifo，每100個cycle可以寫入80個數據，每10個cycle可以讀出8個數據，fifo的深度至少為？ 寫時鍾頻率 w_clk,讀時鍾頻率 r_clk,寫 ...

涉及數字IC功耗、驗證、測試、時序、數電相關問題。 一、單選題 1.下列功耗措施哪個可以降低峰值功耗（B） A. Power Gating B. 大幅度提高HVT比例 C. 靜態模塊級Clock Gating D. Memory Shut Down 解析 ...

1. 在Verlog HDL中對於initial語句，說法錯誤的是（） A. 在仿真過程中只執行一次 B. 可用於給實際電路賦初值 C. 在模擬的0 時刻開始執行 D. 多個 initial ...

1、如果線網類型變量說明后未賦值，起缺省值是（z）？ 2、電子系統設計優化，主要考慮提高資源利用率減少功耗（即面積優化）以及提高運行速度(即速度優化) ,下列方法 ( A)不屬於面積優化。 A、流 ...

1：什么是同步邏輯和異步邏輯？（漢王） 同步邏輯是時鍾之間有固定的因果關系。異步邏輯是各時鍾之間沒有固定的因果關系。 同步時序邏輯電路的特點：各觸發器的時鍾端全部連接在一起， 並接在系統時 ...

最近在寫大論文，頭都要禿了，技術文章也更不動了。去年參加秋招的時候，記錄了一些筆試題目，今天整理了下答案，供大家參考。最近幾周，我都會發一些大廠筆試的題目和答案。今天分享的是聯發科（北京）提前批嵌入式軟件工程師的筆試題目。聯發科（北京）是我面試的第一家公司，面試過程體驗不是很好，所以，一面 ...

1.下面關於PLL電路表述正確的是： A. PLL屬於模擬電路，無法用全數字電路實現 B. PLL相對於參考時鍾，可以輸出分頻、倍頻、分數頻的時鍾 C. PLL輸入的參考時鍾jitter，在P ...