Ant Design 學習記錄
遇到的問題： 點擊列表中的一個字段 ， 顯示出一條指定id（其他篩選條件的）數據 解決這個問題之前，要先了解 Antd的 Table中的 Column 列描述數據對象，是 c ...
原文：Design compiler學習記錄（一）
DC將綜合分成三個步驟：translation mapping optimization。 Translation是指把設計的HDL描述轉化為GTECH庫元件組成的邏輯電路 Mapping是指將GTECH庫元件映射到某一特定的半導體工藝庫上，此時的電路網表包含了相關的工藝參數。 Optimization是根據設計者設定的時延 面積 線負載模型等綜合約束條件對電路網表進一步優化的過程。 .read ...
2020-09-23 15:22 0 644 推薦指數：
相關推薦
關於Design Complier/Library Compiler的跌坑（坑爹）記錄
最近需要用DC做一些事，然后需要轉庫，中午偷個閑，特來記錄一下中間的一些坎坷。 1.首先是要轉庫。我們只有.lib文件的格式，所以需要把.lib文件轉換成.db格式。然后坑來了！！！DC2015及以后的版本中，Library Compiler（下稱LC）是獨立出來的！！！於是乎，我下了 ...
Tcl與Design Compiler （一）——前言
已經學習DC的使用有一段時間了，在學習期間，參考了一些書，寫了一些總結。我也不把總結藏着掖着了，記錄在博客園里面，一方面是記錄自己的學習記錄，另一方面是分享給大家，希望大家能夠得到幫助。參考的書籍有很多，大概如下： 虞希清老師的《專用集成電路設計實用教程》 西電出版社的《數字IC ...
Tcl與Design Compiler （十一）——其他的時序約束選項（二）
寄存器的建立和保持的要求。此外進行可測性設計(design for test)時，為了提高測試的覆蓋率， ...
Tcl與Design Compiler （六）——基本的時序路徑約束
本文如果有錯，歡迎留言更正；此外，轉載請標明出處 http://www.cnblogs.com/IClearner/ ，作者：IC_learner 時序約束可以很復雜，這里我們先介紹基本的 ...
Tcl與Design Compiler （三）——DC綜合的流程
本文如果有錯，歡迎留言更正；此外，轉載請標明出處 http://www.cnblogs.com/IClearner/ ，作者：IC_learner 1、基本流程概述 首先給三個圖，一個圖是高層次 ...
Link帶參數的Verilog模塊（Design Compiler）
在Design Compiler中，Verilog文件可以用read_verilog命令讀入，用link命令連接。以下是連接兩個文件RegisterFile.v和Test.v的腳本： 其中define_design_lib指定中間文件存放到work目錄，否則默認會存放到當前目錄 ...
Tcl與Design Compiler （十二）——綜合后處理
本文如果有錯，歡迎留言更正；此外，轉載請標明出處 http://www.cnblogs.com/IClearner/ ，作者：IC_learner 概述 前面也講了一些綜合后的需要進行的一 ...