校招Verilog——glitch free時鍾切換電路
要求： 用 Verilog 實現 glitch free 時鍾切換電路。輸入 sel，clka，clkb，sel 為 1 輸出 clka，sel 為 0 輸出 clkb。 一、有毛刺寫法 二、兩個時鍾是倍數關系 三、兩個時鍾 ...
相關推薦
Verilog -- 無glitch時鍾切換電路
Verilog -- 無glitch時鍾切換電路 https://blog.csdn.net/bleauchat/article/details/96180815 題目：用Verilog實現glitch free時鍾切換電路。輸入sel，clka，clkb，sel為1輸出clka ...
校招基礎——時鍾
1、什么是時鍾抖動（jitter） 芯片的某一個給定點上時鍾周期發生暫時性變化，即達到電路某一點的連續時鍾邊沿之間間隔的變化稱為時鍾抖動。 2、什么是時鍾偏移（skew） 時鍾信號到達數字電路各個部分所用時間的差異。由於時鍾源到達不同寄存器所經歷路徑的驅動和負載的不同，時鍾邊沿 ...
校招Verilog——數據拼接
一、整數倍拼接 二、非整數倍拼接 ...
Verilog-數字時鍾無毛刺切換
目錄 原題（卓勝微電子2020） 實現思路 Verilog代碼 測試激勵 仿真波形 亞穩態問題 考慮亞穩態的代碼 仿真波形 參考博客： https://blog.csdn.net/u014070258/article/details ...
校招Verilog——冒泡排序
...
校招基礎——數電和Verilog
1、邏輯函數的表示方法 常用的邏輯函數表示方法有邏輯真值表，邏輯函數式，邏輯圖，波形圖，卡諾圖和硬件描述語言等。 2、什么是格雷碼？ 在一組數的編碼中，若任意兩個相鄰的代碼只有一位二進制數 ...
校招Verilog——頻率檢測計
要求： 參考時鍾 50Mhz，檢測時鍾為 1-200Mhz，寫出Verilog來。 一、設計 二、仿真 ...