基於FPGA的數字識別的實現
歡迎大家關注我的微信公眾號：FPGA開源工作室 基於FPGA的數字識別的實現二 作者：lee神 1 背景知識 1.1基於FPGA的數字識別的方法 通常，針對 ...
原文：FPGA實現數字相敏檢波(DPSD)
原理是從網上論文找到的，大家自己找一下。相敏檢波利用互相關原理，能夠十分有效地從噪聲中提取出與參考信號具有相關性的待測信號的幅度和相位信息，同時忽略不相關的背景噪聲的干擾。一 數字相敏檢波原理 待測信號：x t 為待測信號s t 與系統噪聲n t 的疊加，表達式為： x t s t n t A cos wt n t r t 為與待測信號s t 同頻率的參考信號，在r t 與s t 的相位關系不明確 ...
2020-07-30 10:54 0 735 推薦指數：
相關推薦
基於FPGA的數字時鍾的設計與實現
基於FPGA的Digital_clock的設計與實現 一、設計要求 1.正常顯示功能 四位數碼管顯示當前時間、日期以及鬧鍾時間。對於時間（當前時間、鬧鍾時間）來說，數碼管的前兩位顯示小時，后兩位顯示分鍾。對於日期的年份來說，使用四位數碼管進行顯示；對於日期的月份和日期來說，數碼管的前兩位顯示 ...
FPGA數字信號處理（1)- AM調制的FPGA實現
FPGA數字信號處理（1）-AM調制的實現 一：前言 本內容分享為本人自學經歷。受限於作者水平可能有不准確的地方。歡迎諸位批評指正。 分享的文章需要一些基本的FPGA開發基礎 二：概述 這部分簡單，但卻是最最重要的，把這部分看懂，所有的程序也就明白了。 1. ...
25HZ相敏軌道電路
1 25HZ相敏軌道電路總體示意圖 2 25HZ相敏軌道電路的組成 2.1 二元二位繼電器 二元二位繼電器是用來指示改軌道電路區段占用空閑情況：吸起為空閑；落下為占用或故障。 二元二位繼電器有兩組線圈，1/2為一組，3/4位另一組。 二元二位繼電器的工作條件如下圖所示 ...
基於FPGA的數字秒表設計
硬件平台：DE2-115 軟件環境：Quartus II 15.1 采樣了較為簡單的計數方法，詳細代碼就不講解了，分為三個模塊，一個是計數模塊 count.v，一個是顯示模塊 disp ...
基於FPGA的數字跑表設計
本設計中數字跑表的主要功能有：1、具有顯示分、秒以及百分秒的秒表功能，2、具有暫停和復位功能 一、設計准備 輸入端口： 1）復位信號CLR，當CLR=1時輸出全部置0，當CLR=0時系統正常工作。 2）暫停信號PAUSE，當PAUSE=1時暫停計數，當PAUSE=0時正常計數 ...
基於FPGA的簡易數字時鍾
基於FPGA的可顯示數字時鍾，設計思路為自底向上，包含三個子模塊：時鍾模塊，進制轉換模塊。led顯示模塊。所用到的FPGA晶振頻率為50Mhz，首先利用它得到1hz的時鍾然后然后得到時鍾模塊。把時鍾模塊輸出的時、分、秒輸入到進制轉換模塊后得到十進制的值再輸入到led ...
基於FPGA的數字秒表（數碼管顯示模塊和按鍵消抖）實現
的最小開發板設計的一般般。。。 言歸正傳，本次主要實現數字數碼管的主要功能，按鍵觸發：秒表開始，暫停， ...