FPGA實現數字相敏檢波(DPSD)


原理是從網上論文找到的,大家自己找一下。相敏檢波利用互相關原理,能夠十分有效地從噪聲中提取出與參考信號具有相關性的待測信號的幅度和相位信息,同時忽略不相關的背景噪聲的干擾。
一、數字相敏檢波原理

 

   待測信號:x(t)為待測信號s(t)與系統噪聲n(t)的疊加,表達式為:    x(t) = s(t) + n(t) = A cos(wt +θ)+n(t)            
r(t)為與待測信號s(t)同頻率的參考信號,在r(t)與s(t)的相位關系不明確的情況下,欲測得s(t)的幅度A與相位差Θ,需要采用兩組正交的參考信號r1(t)和r2(t)同時完成相敏檢波流程。假設參考信號幅值為1,相位為0,既:
    r1(t)=cos(wt),   r2(t)=sin(wt),
經過運算:

 

 若認為噪聲為隨機噪聲,與參考信號無關,則要積分時間足夠長,n(t)的影響可以被消除得

 

 顯然,結合R1和R2即可求得待測信號的幅度A與相位θ。
二、DPSD算法實現
       DPSD是上述模擬相敏檢波的數字實現方式,用數學方式面熟互相關算法的表達式為:

 

   從公式中,可以看出,DPSD算法需要對待測信號進行AD轉換后再完成兩者的乘法和累加操作,在這個過程中,諸多因素都可能對DPSD算法的精度照成影響。算法輸出信噪比與測量時間成正比,且在滿足奈奎斯特采樣率的前提下,采用頻率對信噪比無直接影響。但若考慮到電路中帶通濾波器性能和采樣率不足可能帶來頻率混疊,對高采樣率對抑制ADC量化誤差的積極作用,適當提高采樣率對DPSD算法精度多少有些好處。

 

 FPGA邏輯功能框圖如下:

 


免責聲明!

本站轉載的文章為個人學習借鑒使用,本站對版權不負任何法律責任。如果侵犯了您的隱私權益,請聯系本站郵箱yoyou2525@163.com刪除。



 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM