原文:六、cadence疊層和布線前規則設置詳細步驟

一 疊層設置 .顏色設置 .層疊設置setup cross section,如下圖: .布線規則設置 a gt 線寬設置 b gt 添加差分對logic Assign Differenital Pair c gt 驅動差分對 創建差分 類 驅動差分對 物理的 c gt 設置最小間距規則 所有的間距規則 ...

2019-10-06 22:18 0 398 推薦指數:

查看詳情

一、cadence元件庫繪制詳細步驟

一、元件庫 1.打開如下圖標的軟件 2.勾選1選項,下次就直接打開,不用選擇 3.新建庫文件File-New-Library,如下圖: 4.新建元件 ...

Mon Oct 07 05:10:00 CST 2019 0 623
二、cadence焊盤與封裝制作操作步驟詳細說明

一、焊盤制作 1.打開Pad Designer軟件,新建文件——設置保存路徑和焊盤名稱(規范命名) 2.Parameters——設置單位——過孔類型——是否鍍金 3.Layers——single layer mode(貼片的勾選)——設置begin layer ...

Mon Sep 10 06:38:00 CST 2018 0 3622
cadence allegro 布線時添加過孔

1.在放置過孔前先要進行簡單的設置。 在菜單欄Setup->Constraints->physical出來的列表里面找到vias 點擊出現一個對話框在對話框中選擇需要的過孔。(類型比較多可以在下面過濾器輸入v*)選擇好過孔后關閉即可。當然還有很多約束在這里設置,比如多大的線寬 ...

Wed Dec 03 05:36:00 CST 2014 0 10405
利用Ploar Si9000在allegro中進行PCB阻抗計算和設置

對於高速信號通常需要進行阻抗匹配,否則會產生反射問題影響信號質量。一般傳輸線的阻抗設置為50歐,差分線的阻抗設置為100歐。對於6板,TOP和BOTTOM設置按照微帶線的設置進行。 微帶線(microstrip) 計算公式: Z={87/[sqrt(Er+1.41)]}ln ...

Thu Apr 07 02:32:00 CST 2022 0 1188
Cadence PCB的概念

Slikscreen_Top :頂層絲印 Assemly_Top :裝配,就是元器件含銅部分的實際大小,用來產生元器件的裝配圖。我自己感覺這一如果對於貼片的元器件,如電容,就是兩個貼片銅片的實際大小,而place_bound_top是 整個貼片元器件的實際大小,這一點很多人 ...

Mon Aug 29 17:48:00 CST 2016 0 5565
Cadence畫封裝的步驟

畫封裝的步驟 打開 pad designer through 通孔 single 表貼 在焊盤設置時,soldermask要比pastmask大0.1毫米 焊盤完成后 打開 pcb editor ...

Mon Aug 29 17:53:00 CST 2016 0 5859
ad 原件布局布線基本規則

一、原件布局基本規則   1、按照電路模塊進行布局,電路中的元件應該采用集中就近原則,同時數字電路和模擬電路分開;   2、定位孔、標准孔等周圍1.27mm內不得貼元器件,安裝孔周圍3.5mm不得特裝元件   3、卧裝電阻、電感、點解電容等元件的下方避免有過孔,一面波峰焊后過孔與元件殼體短路 ...

Sat Nov 18 21:03:00 CST 2017 1 7184
 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM