【不定期更新】FPGA/IC崗位常見筆試面試題總結（基礎知識）
1 數字IC（ASIC）設計流程： IC設計分為前端和后端。前端設計主要將HDL語言-->網表，后端設計是網表-->芯片版圖。 前端主要有需求分析與架構設計、RTL設計、仿真驗證、邏輯綜合、STA、形式驗證。后端主要包括DFT、布局規划、布線以及版圖物理驗證。 2 MCU ...
原文：IC設計筆試面試小問題總結（隨時更新）-IC設計筆記（三）
都是一些細節性問題，放在一起記憶，一問一答的形式，有任何問題歡迎文章上方微博討論，多思多想。 What makes the difference betweenRun time and CPU time Run time is the time it takes for the task to run from start to finish, equal to wall clock time. ...
2018-08-16 16:21 0 1107 推薦指數：
相關推薦
IC基礎(二)：設計中常見的時序問題
1.扇出太多引起的時序問題 信號驅動非常大，扇出很大，需要增加驅動能力，如果單純考慮驅動能力可以嘗試增加 buffer 來解決驅動能力，但在插入buffer的同時增加了 route 的延時，容易出現時序報告評分問題。 解決該問題常用方法為進行驅動信號邏輯復制，即對扇出很大的信號產生邏輯 ...
IC設計基礎
一 前言 這一周連續兩場線下面試，緊接着又是微信視頻面試，從連續三天的面試中，收獲頗豐！ 存在的問題： 一是對項目細節模糊； 二是IC基礎知識薄弱； 具體表現是，在面試過程中，如被問到DDR3和千兆以太網的知識，講不清楚，如DDR3的IP的輸入數據位寬和時鍾之類，DDR3的架構 ...
數字IC設計流程
一、前言 二、集成電路產業鏈 三、常見的SoC芯片架構圖 四、數字IC設計流程 五、數字IC設計具體指標 六、基於標准單元（STD CELL）的ASIC設計流程 七、Digital IC Design Flow（總結版） 八、數字IC設計全流程總覽圖 九、前端 ...
數字IC筆試 -- 匯頂設計驗證2018
目錄 數字IC筆試 -- 匯頂設計驗證2018 補充知識： 線性反饋移位寄存器(LFSR) 卡諾圖化簡 格雷碼和二進制碼互相轉換 verilog運算優先級 verilog組合邏輯產生 ...
數字IC筆試題 ——Cadence前端設計2018
數字IC筆試題 ——Cadence前端設計2018 @ 目錄 數字IC筆試題 ——Cadence前端設計2018 補充知識1-fork join/join_any/join_none 補充知識2-DFT 比較好的題 ...
IC設計的前端和后端(轉)
IBM工程師培訓的時候，講到了一個IC設計前端、后端的概念，雖然我們參賽的內容主要是做應用，但面臨讀研方向的選擇，還是到網上找了點資料，了解了一下。 在EDNChina論壇上有一篇帖子：什么是IC前端設計和后端設計?區別有是什么? http://bbs.ednchina.com/?url ...