目錄

• 數字IC筆試 -- 匯頂設計驗證2018
  • 補充知識：
    • 線性反饋移位寄存器(LFSR)
    • 卡諾圖化簡
    • 格雷碼和二進制碼互相轉換
    • verilog運算優先級
    • verilog組合邏輯產生鎖存器
    • 待補充

數字IC筆試 -- 匯頂設計驗證2018

https://blog.csdn.net/bleauchat/article/details/91387188?depth_1-utm_source=distribute.pc_relevant.none-task&utm_source=distribute.pc_relevant.none-task

補充知識：

線性反饋移位寄存器(LFSR)

https://www.cnblogs.com/weijianlong/p/11947741.html

卡諾圖化簡

https://blog.csdn.net/hahasusu/article/details/88244155

格雷碼和二進制碼互相轉換

代碼：

• 二進制數轉格雷碼
  (假設以二進制為0的值做為格雷碼的0)
  格雷碼第n位 = 二進制碼第(n+1)位+二進制碼第n位。不必理會進制。
  Verilog 代碼:

gray=(binary>>1)^binary;

• 格雷碼轉二進制數
  二進制碼第n位 = 二進制碼第(n+1)位+格雷碼第n位。因為二進制碼和格雷碼皆有相同位數，所以二進制碼可從最高位的左邊位元取0，以進行計算。
  verilog 代碼: ------假設 reg [n-1] gray,binary;

integer i;
for(i=0;i<=n-1;i=i+1)
binary[i]= ^(gray>>i)   //gray移位后,自身按位異或

verilog運算優先級

verilog組合邏輯產生鎖存器

https://blog.csdn.net/bleauchat/article/details/100068920
https://blog.csdn.net/qq_36126787/article/details/62054204?depth_1-utm_source=distribute.pc_relevant.none-task&utm_source=distribute.pc_relevant.none-task

最后，鎖存器只存在於組合電路中，在時序電路上是不存在的。

待補充

中斷：

SV斷言：