DSP c6678的啟動方式
C6678是多核處理器，有8個核。每個核都有其獨立的32KB的L1P，32KB的L1D以及512KB的L2，此外8個核還有4M的共享的MSM，接口資源包括SRIO，PCIe,Hyperlink,Gigabit Ethernet(GbE),EMIF,TSIP,UART,I2C,SPI接口。針對 ...
原文：C6678的PLL模塊設置
這部分講解的是Main PLL和 PLL Controller的配置，主要介紹怎樣提供DSP核 C X CorePac需要的工作時鍾 C 除了Main PLL，還有 DDR PLL PASS PLL。 Keystone 架構 C : Main PLL and PLL Controller結構圖： CLKIN 是提供的參考時鍾，即輸入時鍾，經過Main PLL后時鍾輸出為 PLLOUT，再輸入到PL ...
2018-01-31 22:53 0 1294 推薦指數：
相關推薦
關於C6678的網口問題
1、C6678 Keystone1架構的GbE switch subsystem如圖所示： 2、從圖中可以看到MAC層與物理層PHY芯片的連接接口是由SGMII+SerDES構成，SGMII是以太網MAC與PHY之間的媒體接口，SerDES為可編程的串行接口，為差分輸入輸出。 3、網上 ...
CPU緩存學習及C6678緩存使用總結（知識歸納）
作者注： 1.本篇博客內容是本人在學習cpu緩存原理時進行的學習總結，參考了多處相關資源（書籍，視頻，知乎回答等），參考出處標注在內容最后。 2.由於 ...
基於單XCVU9P+雙DSP C6678的雙FMC接口 100G光纖傳輸加速計算卡
一、板卡概述 板卡包括一片Xilinx FPGA XCVU9P,兩片 TI 多核DSP TMS320C6678及其控制管理芯片CFPGA.設計芯片滿足工業級要求。 FPGA VU9P 需要外接4路QSFP+(100Gbps)及其兩個FMC HPC接口。DSP需要外接兩路千兆以太網 ...
C6678->SRIO和Virtex6->FPGA
設計的板子到了SRIO調試階段了，在板子上，一片V6和兩片6678通過4XSRIO互聯，中間沒有Switch，總算搞定了相互之間的通信。 首先，感謝Ti論壇提供的SRIO程序范例，但是其硬件平台是EVM板，更多的只能用於loopback測試，但是可以在其基礎上修改。 1.初始化DSP ...
FPGA中PLL模塊的使用注意事項
在FPGA各個大小項目中，PLL是一個關鍵的部分。它可以進行分頻和倍頻，還可以產生一定的相位差。它比定時器計數分頻的好處在於，它穩定，沒有產生毛刺，噪聲。 但是PLL啟動到穩定需要一定的時間，PLL穩定后供給后面模塊計數需要一定的時間。 常用的設計思路 ...
SRIO調試（C6678->SRIO和Virtex6->FPGA）
C6678->SRIO和Virtex6->FPGA 設計的板子到了SRIO調試階段了，在板子上，一片V6和兩片6678通過4XSRIO互聯，中間沒有Switch，總算搞定了相互之間的通信 ...
數字PLL,什么是數字PLL
來源：http://www.elecfans.com/baike/bandaoti/bandaotiqijian/20100323203306.html 數字PLL,什么是數字PLL 數字PLL PLL的概念 我們所說的PLL,其實就是鎖相環路，簡稱為鎖相環。許多電子設備要正常工作 ...