FPGA設計千兆以太網MAC（2）——以太網協議及設計規划
上篇該系列博文中通過MDIO接口實現了PHY芯片的狀態檢測，驗證其已處於1000M 全雙工工作模式。在設計MAC邏輯之前，要先清楚MAC與PHY之間的接口以及以太網協議細節，這樣才能保證網絡的兼容性。本文內容多來自Xilinx官方文檔pg051 tri-mode-eth-mac. ...
原文：【小梅哥FPGA進階學習之旅】基於Altera FPGA 的DDR2+千兆以太網電路設計
DDR 電路設計 在高速大數據的應用中，高速大容量緩存是必不可少的硬件。當前在FPGA系統中使用較為廣泛的高速大容量存儲器有經典速度較低的單數據速率的SDRAM存儲器，以及速度較高的雙速率DDR DDR DDR 型SDRAM存儲器，DDR系列的存儲器都需要FPGA芯片有對應的硬件電路結構支持。對於Altera Cyclone IV系列的FPGA，其最高支持到DDR 存儲器 不支持DDR 存儲器，到 ...
2017-01-04 21:21 0 12180 推薦指數：
相關推薦
基於FPGA的千兆以太網的實現
一、簡介 一般來說，我們要將 FPGA 板子上采集的數據傳輸到 PC 端有多種方式，如 UART、USB、千兆網、光纖、PCIe等手段，感覺還是千兆網傳輸的性價比最高，實現上不是很難，傳輸速率也比較快。以太網的分類有標准以太網（10Mbit/s），快速以太網（100Mbit/s）和千兆 ...
小梅哥對於FPGA學習的看法
前言 讀研兩年了，發表了一篇EI期刊論文，也在高雲實習做FPGA開發工程師超過半年，我對一門技能的學習和科研也有更深的認識，其實學好一門專業技能或者搞定任何事，無非就是三點 上面三點就是典型的工科思維：實踐（事實）最重要。第二點碰到一個棘手問題 ...
FPGA設計千兆以太網MAC（3）——數據緩存及位寬轉換模塊設計與驗證
本文設計思想采用明德揚至簡設計法。上一篇博文中定制了自定義MAC IP的結構，在用戶側需要位寬轉換及數據緩存。本文以TX方向為例，設計並驗證發送緩存模塊。這里定義該模塊可緩存4個最大長度數據包，用戶根據需求改動即可。 該模塊核心是利用異步FIFO進行跨時鍾域處理，位寬轉換 ...
【轉】簡談基於FPGA的千兆以太網
原文地址： http://blog.chinaaet.com/luhui/p/5100052903 大家好，又到了學習時間了，學習使人快樂。今天我們來簡單的聊一聊以太網，以太網在FPGA學習中屬於比較高級的內容了，有些同學肯定會感覺以太網學習起來非常不容易。其實，我可以告訴大家，前期 ...
【小梅哥FPGA進階教程】第十二章 數字密碼鎖設計
十二、數字密碼鎖設計 本文由山東大學研友袁卓貢獻，特此感謝 實驗目的 實現數字密碼鎖設計，要求矩陣按鍵輸出且數碼管顯示輸入密碼，密碼輸入正確與否均會有相應標志信號產生。 實驗平台 芯航線FPGA核心板、數碼管_VGA_PS2模塊、矩陣按鍵模塊 實驗原理 隨着生活質量的提高，當代人 ...
Altera三速以太網IP核使用（下篇）之千兆網接口設計與使用
MAC IP核的主要作用是：實現數據鏈路層協議，分為TX方向與RX方向，TX方向實現的是在原包文的前面加上7個55和1個D5，RX方向則相反。在使用這個 MAC IP核之前，首先確認下自己使用的網卡是支持千兆網卡還是百兆網卡，我自己的電腦是百兆網卡，百兆網卡只支持百兆速率的傳輸，要按照百兆網卡 ...
FPGA配置電路設計
Cyclone IV E FPGA要能夠正常的工作，除了需要合理的供電外，還需要有正確的配置電路。 Cyclone IV E FPGA是基於SRAM的結構的，而SRAM中的數據掉電就會丟失，因此系統上電后，必須要由配置電路將正確的配置數據加載到SRAM中，然后FPGA才能夠正常的運行 ...