[筆記]Altera中DDR3設計
DDR3頻率自適應 FRC理解！ 參考來源：http://www.cnblogs.com/TFH-FPGA/archive/2012/08/31/2665759.html 轉帖注意： uniphy：IP核設置步驟： Memory clock frequency：給DDR的時鍾頻率 ...
原文：[筆記]ISE中FIFO和DDR3
基於FPGA內部的FIFO設計 來源：http: www.dzsc.com data html .html 在FPGA設計中，內部的FIFO設計是 個不可或缺的內容，其設計的質師會直接影響FPGA的邏輯容量和時序。在Xilinx中的某些高端器件是內置的FIFO控制器，在coregen中可以直接產生這的硬FIFO控制器， 強烈建議能夠使用硬的HFO控制器的場合，直接的好處足節省邏輯資源和提高邏輯速度 ...
2012-05-10 10:04 0 3208 推薦指數：
相關推薦
DDR3自學筆記
由於工作內容和行業性質的原因，經常畫的PCB是兩層或者四層的低速板子，也一直想學習高速布線的相關知識，但就是無法實踐逼迫不了自己，最近公司剛好接到一個項目涉及到了DDR3和NAND FLASH，乘此機會逼自己一把學習高速布線，下面大概是我總結的一些東西。在這里采用的Altium Designer ...
DDR3調試筆記
是個啥。 DDR3的模塊代碼層次結構如上圖所示，ddr2fifo_top是DDR3模塊的頂層，下分3 ...
FPGA基於ISE的DDR3讀出數據實現及其仿真（7）
上一節已經實現了DDR3的寫數據的驅動、命令端口、寫數據端口的介紹以及DDR3的用戶數據長度、突發字節等相關寄存器的配置，最終成功地實現了向DDR3中寫入一個0-15的連續遞增的數據。這一節，就在上一節的基礎上繼續實現DDR3的讀時序及其仿真。 DDR3讀數據的時序 ...
FPGA基於ISE的DDR3的IP核調用以及歷程仿真（4）
說。開始吧。 第一步：創建DDRIP。如下圖所示，DDR 是在MIG中 第二步 ...
DDR3中的ODT（On-die termination）
SDRAM中內部的終端電阻的連接或者斷開。在DDR3 SDRAM中，ODT功能主要應用於： ·DQ, DQS ...
FPGA基於ISE的DDR3讀寫循環校驗的實現以及波形的抓取（8）
上一節已經實現了能夠順利的實現隊DDR 3 寫入16個遞增數和把寫入的遞增數成功地讀出來后，那么接下來就是對DDR3芯片的所有地址都進行讀寫測試，驗證FPGA與DDR3芯片的鏈路是否正常。方法就是通過比較讀出來的數據與寫入進去的數據進行比較，看是否是一致 ...
ddr3調試經驗分享（一）——modelsim實現對vivado中的MIG ddr3的仿真
Vivado中的MIG已經集成了modelsim仿真環境，是不是所有IP 都有這個福利呢，不知道哦，沒空去驗證。 第一步：使用vivado中的MIG IP生成一堆東西 ，這個過程自己百度。或者是ug586有step by step 的，so easy。 生成之后是這樣子 ...