上一節。我們已經把USB2.0的同步讀寫都調試通過，包括使用CHIPSCOP抓取波形，但是USB2.0的功能絕不是僅僅這些，但是基於本次項目我們只需要這些。那么下來就是我們要講解一下幾乎每一個大項目都要用到的DDR。
具體關於DDR的一些基礎知識，大家自行補習。話不多說。開始吧。
第一步：創建DDRIP。如下圖所示，DDR 是在MIG中
第二步：在這步中，有四個選項，分別是創建一個DDR、使用XILINX自帶的DDR，更新已存在的DDR、DDR的名字。這里我們選擇第一個創建DDR，名字不做改變（這個根據自己意願），點擊下一步
第三步：下圖顯示的意思是，我們選擇的目標FOGA的型號，同時XILINX也給出了當前與我們選擇的型號兼容的一些型號，這里保持默認狀態，不做選擇。直接點擊下一步。
第四步：如下圖所示分別是AXI接口的DDR、標准類型的DDR。下面的框圖中BANK1和BANK3是可以外接DDR，這個具體選擇要看你選擇的開發板，看一下開發板DDR是連接在那一端的。因為我使用的開發板是連接在BANK1的。所以在BANK1 選擇DDR3 SDRAM。然后點擊下一步。
第五步：頻率選擇這里的選擇可以是3000-3300Ps這個時鍾有兩層含義，第一：表示DDR芯片的工作頻率，第二：表示IP CORE的參考時鍾；Memery part :表示你用的開發班上DDR3的芯片對應的型號；Creat Custom Part ： 表示如果沒有你板子上對應的DDR型號，你可以自己創建，但是需要的參數比較多。我們在這里選擇3200PS，型號與我開發板上的DDR相對應。點擊下一步
第六步：這一步不足要做任何設置，則里的這幾個設置主要是關於開發板的阻抗設置，我們直接點擊下一步。
第七步：這是我們要選擇的DDR的輸入輸出，不同模式的端口。根據數據手冊如下圖所示兩個單向的32BIT讀寫接口和4個單向的續寫端口，我們在此選擇64BIT的雙向讀寫端口。同時地址的映射順序選擇第二行的BANK、ROW、COLUMN，然后點擊下一步。
第八步：這里選擇羅賓循環來輪訓這些端口。點擊下一步。
第九步；這里主要是輸入阻抗匹配的配置，選擇第一個用外接電阻來匹配，RZQ的管腳選擇L6，ZIO的管腳選擇C2（這兩個管腳的選擇要根據自己的開發板來擇，就是連接DDR的管腳中有接下拉電阻的兩個管腳,分別是FPGA ONE CHIP TERM1和FPGA ONE CHIP TERM2），然后就是DEBUG信號的加入，我們這里不加入，不使能、系統的時鍾類型要根據自己的開發班子來，我這里是單端時鍾。點擊下一步
剩下的一路NEXT就好，這樣就生成了我們經常所說的IP CORE。
就hi誒西安來就是搭建提供的例子的仿真魔性了，
第十步：按照以下步驟搭建工程
第十一步：當出現TEST PASSED說明搭建成功。
OK完工！