Vivado中的MIG已經集成了modelsim仿真環境，是不是所有IP 都有這個福利呢，不知道哦，沒空去驗證。
第一步：使用vivado中的MIG IP生成一堆東西 ，這個過程自己百度。或者是ug586有step by step 的，so easy。 生成之后是這樣子的
第二步：在modelsim中增加xilinx庫
編譯庫 tool--> compile simulation libraries
選擇modelsim，我只會verilog所以只選擇了這個。 comiled library location 選擇一個地方保存下來。simula executable path 自動找到了modelsim的地方 ，因為我是64bit系統，所以就win64. 點擊compile。
增加庫：在你選擇的那個文件夾下有一個modelsim.ini文件，選擇
這一段要放到modelsim安裝文件夾下的modelsim.ini文件下（它默認只是可讀文件哦）。不要放的太后面了。
第三步： 改變工作目錄
打開modelsim，你會發現因為你加的這一段，libaray是有變化的。
在modelsim中選擇 file --> change directory。找到vivado建立的工程里面sim文件夾，是這個很深的文件夾 （我的工程文件夾是ddr3_sim）
好了，工作從原理上來說已經做完了。因為vivado的本意是讓我們能能仿真一下這個example的，然后在modelsim中執行do sim.do 就可以了
實際上當然是不可以的，還差一點點。
記住你的工作目錄是sim下，因為sim文件夾下才有這個sim.do文件。
第四步：修改sim.do的文件路徑
其實從QuartusII 和modelsim聯合仿真也可以看出，modelsim經常給我們糾結文件路徑。原因很簡單，modelsim的起始路徑是QuartusII工程中的simulation子文件夾，和QuartusII的工程文件夾不同，所以出現差異。
好了，回歸本題。如何修改 ，先看看vivado給的原始路徑
看到自動給的路徑，兩個字回應它：胡扯！
路徑更改后是這樣子的：
還有一行：第94行
修改成：
改成絕對路徑吧，就是找到你的vivado安裝目錄下的這個glbl.v文件，然后指定。
OK ，一切完畢，現在就是就是最爽的一步
第五步：在modelsim的Transcript下執行 do sim.do 。 然后你就可以邊喝茶邊看着信息自己跳了
最后modelsim彈出一個框框，問finish不？ 如果你選擇 是， 那我只能給一個鄙視的眼神了。
歡迎加入： FPGA廣東交流群：162664354
FPGA開發者聯盟： 485678884
微信公眾號：FPGA攻城獅之家
