Verilog整理筆記之ROM篇
。 下面附上筆者自己整理的3*4ROM的真值表及其程序。 僅為復習整理。 ...
原文：Verilog整理筆記之SRAM篇
靜態數據存儲器SRAM是存儲數據比較重要的器件，它由鎖存器陣列構成。SRAM外部接口包括片選端口，讀允許端口，寫允許端口，地址端口，數據輸出端口，數據輸入端口。在讀寫數據時，SRAM根據地址信號，經由譯碼電路選擇讀寫的相對應的存儲單元。基本結構圖如下： 例如 位SRAM。我們常見的CS信號就是片選信號，RD為讀允許信號，WR為寫允許信號，Address n: 為地址線，DIN m: 為數據輸入端 ...
2012-02-21 23:10 0 10381 推薦指數：
相關推薦
Verilog整理筆記之FIFO篇
我想大家都知道，隊列是計算機系統中一種比較基本的數據結構。作為隊列中的一種，先進先出的FIFO是一種比較常用的存儲器單元。FIFO通常有讀允許端口、寫允許端口、數據輸入端口、數據輸出端口、FIFO ...
【SRAM學習筆記】SRAM的工作原理
一個SRAM單元如上圖所示，M1 M2，M3 M4分別組成反相器，兩個反相器首尾相連。M5與M6為兩個NOMS，他們的柵極連接再WL上，讀寫時，都需要在WL上加電壓。 如何讀取SRAM中存儲的電壓 當讀取時，BLn和 BL兩根線上加標准電壓。假設Q為高電平（Q=1），Qn則為 ...
Verilog學習筆記基本語法篇（七）········ 生成塊
生成塊可以動態的生成Verilog代碼。可以用於對矢量中的多個位進行重復操作、多個模塊的實例引用的重復操作、根據參數確定程序中是否包含某段代碼。生成語句可以控制變量的聲明、任務和函數的調用、還能對實例引用進行全面的控制。在編程時，應用關鍵字generate_endgenerate來說明生成的實例 ...
Verilog學習筆記基本語法篇（四）·········塊語句
塊語句是指將兩條或者兩條以上的語句組合在一起，使其在格式上更像一條語句。塊語句分為兩種： 1）用begin_end語句，通常用來標識順序執行的語句，用它標識的塊稱作順序塊； 2）用fork_joi ...
Verilog學習筆記基本語法篇（五）········ 條件語句
條件語句可以分為if_else語句和case語句兩張部分。 A)if_else語句 三種表達形式 1） if（表達式） 2）if（表達式） 3 ...
Verilog學習筆記基本語法篇（九）········ 任務和函數
task 和 function 說明語句分別用來定義任務和函數，利用任務和函數可以把函數模塊分成許多小的任務和函數便於理解和調試。任務和函數往往還是大的程序模塊在不同地點多次用到的相同的程序段。 ...
Verilog學習筆記基本語法篇（六）········ 循環語句
在Verilog中存在着4種類型的循環語句，用來控制執行語句的執行次數。 1）forever語句： 連續執行的語句。 2）repeat語句： 連續執行n次的語句。 3）while語句： 執行語句，直至某個條件不滿足。 4）for 語句： 三個部分，盡量少用或者不用 ...