一、晶體振盪電路簡介
晶體振盪器可分為並聯諧振和串聯諧振兩大類。一類是晶體在回路中作為等效電感元件來使用，這類振盪器稱之為並聯諧振型晶體振盪器，比如讓這個等效電感與外部的電容結合，就構成了電容三點式振盪器。大多數的晶體振盪器都是采用電容三點式並聯諧振的結構。
在並聯型晶體振盪電路中應用最廣泛的是Pierce（皮爾斯）振盪電路。
該系統的輸入阻抗在諧振頻率上很低，而在其他頻率上則很高。其高阻抗的特性使它更容易受到周圍電路的干擾。此外為了降低功耗，目前振盪器的電平一般限制在1V以下，這進一步降低了其抗干擾的能力。
二、layout要求
晶體是非常敏感且重要的器件，並且易受干擾，所以Layout要求很高，不好的Layout會導致設備工作異常、穩定性降低或者EMC問題。
為了增強晶體振盪電路的抗干擾能力，PCB layout十分重要。
如下是比較常規的晶體布局要求，某些芯片對於晶體布局會有特殊要求，應該參考Datesheet或者知道文檔，此文檔可以找硬件工程師提供。
布局：
-
晶體應靠近IC，電容位於晶體和 IC 之間，且靠近晶體放置。
-
晶體應遠離高速電路和信號、頻繁變化的低速數字信號、電感磁珠變壓器等磁性元件，晶體的Top層和Bottom層都要遠離這些信號和器件。
-
晶體容易受到應力影響，所以不要擺放在PCB邊緣。
-
盡量遠離熱源。
布線：
-
晶體必須參考GND平面，禁止參考電源平面和參考層跨平面。
-
晶體下方禁止走高速電路和信號、頻繁變化的低速數字信號。
-
晶體和負載電容接地線要盡量短，減少回流信號的影響，必要時參考地平面做分割，防止回流信號流過晶體GND。
-
晶體和負載電容周圍使用GND平面和GND孔包圍，減少收到的干擾。
-
類差分形式走線。
三、示例
圖示1：
也有一些變形設計，如加串阻、測試點等。
圖示2：參考地平面隔離，防止地平面上的其他信號的回流信號干擾晶體的地回流信號。
