JTAG 接口
簡短介紹
JTAG 為 Joint Test Action Group 的縮寫，是在生產后用來校驗、測試印刷電路板的一種標准。
JTAG 作為數字仿真工具的一種補充，被電子設計自動化 (EDA) 使用的一種標准。它規定了一個串行通信接口作為調試端口，不需要外部訪問系統地址、數據總線，直接實現內部訪問。這個接口連接到片上 Test Access Port (TAP)，這個 TAP 具有狀態協議來訪問一系列測試寄存器，這些寄存器能夠呈現芯片邏輯電平以及期間功能。
標准: IEEE 1149.1-1990, entitled Standard Test Access Port and Boundary-Scan Architecture
JTAG 標准被一些半導體芯片廠商進行了擴展。
接口應用
調試
雖然 JTAG 早期應用目標是進行板級測試，隨着時間發展，現在 JTAG 標准設計來輔助器件、電路板或系統的測試、診斷以及故障隔離。現今，JTAG 是進行集成電路子模塊訪問的主要手段，這一特性讓它稱為調試嵌入式系統的基本機制。在大部分系統上，基於 JTAG 的調試在 CPU 重置之后即可使用，幫助開發早期的啟動引導軟件 (軟件一般在最開始階段進行工作)。一個 JTAG 適配器使用 JTAG 接口來訪問 CPU 內部的片上調試模塊。這些模塊讓軟件開發者直接以機器指令級調試嵌入式系統軟件。
有時候 FPGA 開發者也會使用 JTAG 來開發調試工具。使用與 CPU 相同的機制來幫助調試 FPGA 數字設計模塊。
固件存儲
JTAG 允許傳輸數據到內部非易失存儲器件上。JTAG 可以用來寫軟件與數據到閃存上。這通常是使用訪問 CPU 時使用的相同的數據總線實現的，且有時是通過 CPU 處理的。有時候存儲芯片自身具備 JTAG 接口。
邊界掃描測試
JTAG 邊界掃描技術提供訪問復雜集成電路的邏輯信號的方法 (比如器件引腳)。這些信號呈現在邊界掃描寄存器中 (BSR)，通過 TAP 可以進行訪問。這允許測試、控制信號狀態用來測試、調試。因此，軟件與硬件故障可以通過這一方法進行定位。
當結合內建自測 (BIST)，JTAG 掃描鏈使能了低功耗，嵌入式方案來測試一個 IC 的某一個特定的靜態故障。
測試案例通常以標准格式給出 (比如 SVF，或其二進制 XSVF)。
電氣特性
一個 JTAG 接口，按其版本，可以有兩個、四個或五個引腳的形式。四、五引腳的接口設計，可以令電路板上多個芯片以菊花鏈的形式進行連接。雙引腳接口可以使多個芯片以星形拓撲進行連接。在任何情況下，測試探針只需要連接到一個 JTAG 端口上，就可以訪問電路板上所有的芯片。后面只介紹四、五個引腳的情況。
鏈接器引腳為:
TDI，測試數據輸入引腳TDO，測試數據輸出引腳TCK，測試時鍾引腳TMS，測試模式選擇引腳TRST，測試重置引腳 (可選)
TRST 引腳是一個可選引腳 (低電平有效復位)。如果沒有這個引腳，也沒有關系，通過 TCK 與 TMS 配合也能夠實現狀態機重置。
因為只有一個數據引腳，因此協議是串行的。時鍾輸入為 TCK 引腳。每一個 TCK 上升沿一個數據比特從 TDI 輸入，一個數據比特從 TDO 輸出。可以載入不同的指令。對於某個 IC，指令可以讀取芯片 ID，采樣輸入引腳、驅動輸出引腳，操作芯片功能，或旁路 (將 TDI 連到 TDO)。
TCK 的最大工作頻率取決於鏈上允許的最低頻率，通常是 10~100 MHz。當然 TCK 頻率也依賴於板卡布局以及 JTAG 適配器的能力與狀態。
時鍾與 TMS 的配合，會更改 JTAG 標准狀態機的狀態。JTAG 狀態機可以復位、訪問指令寄存器或訪問指令寄存器選擇的數據。