手頭上兩塊FPGA開發板（黑金和正點原子）的FPGA接口部分設計略有不同，黑金的開發板特別在接口上加了保護電路。如圖：
使用BAT54鉗位。
查了下網上確實有人反映ALTERA的FPGA的JTAG接口IO容易損壞，有人懷疑了ALTERA為了省成本將內部鉗位電路優化掉了，導致這一原因，所以外部加上這部分鉗位電路。
1.這里就有一個疑問，一般的接口保護電路多采用TVS管來做。那這里是否可以用TVS來保護？
原理上，我想是可以的。但在TVS管的元器件選型上，竟然很難找到5V以下的TVS管。
2.為什么沒有5V以下的TVS管？
這是網上答案------10V是最大脈沖峰值電流情況下的最大箝位電壓，一般情況下會低於這個值。
國標規定的沖擊波形持續時間都是μs級的，也就是說后端電路承受的10V左右的電壓只有幾十個μs左右，一般情況下是可以承受的，不然3.3V的TVS管肯定賣不出去了
TVS的箝位電壓不可能像穩壓管那么精確
所以關於保護電路就可以這樣分析，芯片一般內部自帶了鉗位保護電路，而接口部分使用TVS管。當外部靜電放射ESD，由TVS管進行初級吸收，鉗位電路次級保護。