在進行時序分析時，經常會遇到兩個比較容易混淆的概念，那就是時鍾抖動（Clock Jitter）和時鍾偏斜（Clock Skew）。下面就解釋下兩者的區別：
一、Jitter
由於晶振本身穩定性，電源以及溫度變化等原因造成了時鍾頻率的變化，指的是時鍾周期的變化。也即相對於理想時鍾沿產生的不隨時間積累的、時而超前、時而滯后的偏移。它指兩個時鍾周期之間存在的差值，這個誤差是在時鍾發生器內部產生的，和晶振或者PLL內部電路有關，布線對其沒有影響。由於跟晶振本身的工藝有關，所以在設計中無法避免它能帶來的影響，通產只能在設計中留有一定的margin。
二、Skew
是指同樣的時鍾產生的多個子時鍾信號之間的延時差異。skew通常是時鍾相位上的不確定。由於時鍾源到達不同寄存器所經歷路徑的驅動和負載的不同，時鍾邊沿的位置有所差異，因此就帶來了skew。完成布局布線后，物理路徑延時是固定的，所以在設計中考慮到時鍾偏斜，就可以避免偏斜帶來的影響。
