Xilinx 7系列FPGA專用時鍾引腳標志
相信許多同學們都知道FPGA內部的全局時鍾網絡質量特別高，時鍾偏移、到達不同寄存器的時鍾延遲比較小。進入全局時鍾網絡有幾種方法：
1、經過專用時鍾引腳引入的時鍾
2、PLL輸出的時鍾
3、經過BUFG輸出的時鍾
寫的不全，但是以后會繼續補充。
那么如何判斷FPGA的時鍾引腳是專用時鍾引腳呢？
對於7系列的FPGA專用時鍾引腳主要會標志上:SRCC、MRCC
UG472中的內容如下：
MRCC和SRCC(multiregion /single region clock-capable)
免責聲明！
本站轉載的文章為個人學習借鑒使用，本站對版權不負任何法律責任。如果侵犯了您的隱私權益，請聯系本站郵箱yoyou2525@163.com刪除。