1. CTS 時會將 ICG cell 作為 implicit nostop pin 處理，直接穿透，以 ICG cell 后面的 sink 點作為真正的 sink 來長 tree
2. CTS 時會將 generated clock 作為 implicit nonstop pin，直接穿透，以其后面的 sink 點來長 tree；同時會以 generated clock pin 為 start 點，將其自己的 sink pin 長齊
3. 有時候會遇到這樣一個問題： clock tree summary 中看到某個 clock 的 longest delay 和 shortest delay，但是在 detail path report 中可能會發現 clock 的 latency 比 summary 中的 shortest delay 還要小！ 這個是正常的，因為考慮到 ocv，一般會設定一個 derate 參數，比如 early 0.95，然后在 path report 中就會將 capture clock latency 乘以這個 derate 參數，以此來做 setup check。所以會看到 path report 中的 clock latency 可能比 summary report 中的 shortest delay 還小。
|---------------------------------------|