Xilinx 7系列FPGA专用时钟引脚标志
相信许多同学们都知道FPGA内部的全局时钟网络质量特别高，时钟偏移、到达不同寄存器的时钟延迟比较小。进入全局时钟网络有几种方法：
1、经过专用时钟引脚引入的时钟
2、PLL输出的时钟
3、经过BUFG输出的时钟
写的不全，但是以后会继续补充。
那么如何判断FPGA的时钟引脚是专用时钟引脚呢？
对于7系列的FPGA专用时钟引脚主要会标志上:SRCC、MRCC
UG472中的内容如下：
MRCC和SRCC(multiregion /single region clock-capable)
免责声明！
本站转载的文章为个人学习借鉴使用，本站对版权不负任何法律责任。如果侵犯了您的隐私权益，请联系本站邮箱yoyou2525@163.com删除。