Verilog標識符與關鍵字
1、標識符：
Verilog HDL中的標識符是指用來聲明數據，變量，端口，例化名等除關鍵字外的所有名稱的組合。如：input a, 這里a就是一個標識符，用來代表一個輸入端口的名稱。
Verilog HDL中的標識符(identifier)可以是任意一組字母、數字、$符號和_(下划線)符號的組合，但標識符的第一個字符必須是字母或者下划線。另外，標識符是區分大小寫的。
下面所示都為合法的表示符：
Count, count, a, y, _mem, ab0, x$, oe_n, we_n，Y$123;
非法標識符：
123a, $we, we#, oe#, cs#, %abc等
注意 Count, count是不同的標識符。
2. 關鍵字：
關鍵字是 Verilog語法保留下來用於端口定義、數據類型定義、賦值標識、進程處理等特殊標識符。關鍵字必須是小寫字母的構成的。
如input, output ,wire, reg, always, begin, end ,module等 都是關鍵字。關鍵字必須用小寫字母，有大寫字母的只能作為一般標識符，如： Input, 雖然看起來與input只有一個字母i變成大寫，但Input不具有關鍵字的功能。
可用於綜合的關鍵字：
關鍵字列表：
每個關鍵字都有特殊的含義，因此關鍵字不能作為一般標識符使用。這么多關鍵字字有些關鍵字又不常用，如何保證關鍵字不會錯用為一般標識符呢？一般提供Verilog的綜合EDA工具中使用的編輯器（如Quartus II ,Vivado等)對Verilog關鍵字都會識別，並以不同的顏色或高亮顯示，因此及容易區分，圖1截取了一部分在Quartus II提供的編輯器中關鍵字的顯示。因此一旦用錯，極容易發現並修改。當然在編譯器編譯的時候也會在報出錯誤信息，便於排錯。
圖1
從圖1中可以看出，在Quartus II的文本編輯界面下，關鍵字都是以藍色顯示，因此一旦將關鍵字錯誤地當成普通標識符使用，從顏色上就能識別出來。