芯片面積大小
芯片大小是由芯片設計師乃至整個芯片設計團隊共同溝通確定的，芯片絕對不是你想設計多大就多大，這里涉及到成本和效益等許多方面的問題，一般來說，在同等架構的條件下，芯片設計的越大規格越高，性能也就越強，但是受限於各種條件，芯片絕不能無限制的擴大。
比如一顆PC芯片和手機芯片的設計標准就不一樣，一顆英特爾CPU大小在100平方毫米以上是非常正常的，高端的i7和至強處理器達到200多平方毫米也是家常便飯，因為PC的體積較大，散熱空間更好，可以把芯片規格做大來提高性能。
而對於手機芯片來說，一顆驍龍或者麒麟處理器只能控制在幾十平方毫米以內的面積，因為手機內部的空間寸土寸金，無法承受過大的芯片。
如果CPU芯片就占據了三分之一的手機面積，那剩下的電池、各類傳感器和攝像頭都會受到很大影響，大芯片帶來的發熱和功耗也會急劇增加，這款手機的續航能力和使用體驗也就很差了。
芯片大小和采用的生產工藝也是密切相關，工藝越先進，在同等條件下的芯片面積越小，生產芯片用的晶圓大小都是差不多的，所以，芯片越大成本越高，良品率也會越低。
由於芯片設計公司和制造公司都是不同的兩家公司，所以在確定芯片大小的過程中還需要兩方團隊的密切協調，最終根據性能和良品率來確定一個最實際，效益最好的芯片大小。
現在大小，主要考慮應用環境。手機上應用，需要速度快，體積還要小。要是工業上用，主要考慮穩定性，成本要低。
芯片面積的估算
IO neck 和 core neck 一般稱作 IO limited 和 core limited，
IO limited ：這個芯片的面積是因為IO個數限制（太多），而不得不做得那么大。core部分其實用不了那么大。這時面積計算就簡化為每邊IO個數的計算了。
Core limited：芯片面積是有core部分的決定的，IO沒有那么多
在Core limited情況下，die size的估算如下：
芯片面積 = core面積+ power ring面積 +PAD ring面積
core面積 = RAM面積 + 其他macro面積 + 標准單元面積
RAM面積 = RAM 自身的面積 + RAM power ring面積 + keepout面積 + mbist面積
RAM自身的面積可以通過memory compiler或者查datasheet得到，
有些RAM 可以不要power ring。如果要的話，按照power mesh的寬度 x RAM的長寬 x 2 = 面積
keepout + mbist 的面積一般是RAM自身面積的10%
其他macro的面積，比如PLL，ADC，DAC等，直接把面積加起來，再留3～5%的keepout面積就好了
標准單元的面積=（預估的gate count x 每個gate的面積）/ utilization
utilization與使用的金屬層數和設計的用途有關，簡單地計算方法:
5層metal：50%
6層metal：60%
7層metal：70%
8層metal：80%
以上不包括power專用的金屬層
如果設計是多媒體芯片，一般可以增加3～5% utilizaion，如果是網絡芯片，則要減少3～5%
芯片面積的主要涵蓋部分分為三部分
IO：芯片的信號及電源pad等
Standard cell : 實現芯片的功能邏輯
Macro block ：第三方IP( PLLDAC POR Memory .etc )
芯片面積估計就是通過目標工藝的庫信息，設計的spec、以往設計的信息及，部分IP的綜合報告來統計這主要部分的總面積的過程。
芯片面積估計
獲得面積信息
獲得IO面積：通過目標工藝的IO庫文件得到各種IO的長寬及size大小，再根據設計是spec,pin_list文檔中的pad選型和數量統計出。
獲得Standard cell面積：可以通過單獨IP的綜合過進行統計，轉產項目科根據原設計的全芯片綜合得到，對與沒有完整RTL的IP，可以根據IP的復雜程度由設計方提供預估的等效邏輯門數，通過等效邏輯門※的數量計算面積。
等效邏輯門：對數字設計的復雜程度一般用等效邏輯門的數量來評價，等效邏輯門一般為目標工藝下的一個標准大小（最小驅動能力）的與非門表示A(10k Gates)B(um2)=C(mm2)，SMIC 110nm B=4.12。
獲得Macro block面積：第三方IP提供方提供的IP文檔中會有形狀及面積，Memorycompiler生成的memory文檔中也有memory的形狀及面積
幾種面積估計的方法
有了以上三種面積基本信息，就可以進行面積估算了。
首先要對獲得的Standard cell及Marco block的面積信息進行一下轉換，Standard cell的轉換（如果Standard cell的總面積是需要做SCAN但是未插入SCAN，需要乘以一個SCAN后的面積增量，經驗值為105%）主要是由於density，需將Standard cell的總面積除以density值，Macro block主要是由於blockage，需將Macro block的長寬加上兩倍blockage的寬度再做乘積。
density：由於芯片的Timing等原因，導致用於擺放Standard cell的區域不能全部被Standard cell填滿，Standard cell的總面積占用於擺放Standard cell的區域的百分比就是density。
blockage：第三方IP（多為模擬IP）為了防止外圍環境的電氣干擾，在文檔中會要求保留一定的空區域或者用電源ring環繞，這部分區域就是blockage。
Pad Limit
這種情況是將芯片全部IO在四邊緊密的排滿，中間的面積大於轉換過的Standard cell與Macro block的總和，因為四邊排滿IO沒有辦法在縮小，所以芯片的主體面積就是有IO排列決定的這塊區域的面積，不需要估計由后端工程師排列好IO直接給出
2. Core Limit
這種情況是將芯片全部IO在四邊緊密的排滿，中間的面積小於CORE面積（轉換過的Standard cell與Macro block的總和），這時CORE的面積決定了芯片面積的大小。
Core Limit的時候如果設計有在IO ring上不能擺放其他單元的要求，估算時將CORE當做正方形（因為正方形在芯片生產的時候在wafer上浪費的面積最小，也有利有芯片內部電源布線，減少IRdrop），將面積值開方的到正方形的邊長加上一個寬度為固定值或者邊長百分比的ring（power ring等）的寬度的兩倍，再加上IO高度的兩倍，再進行平方得到芯片的主體面積。
Core Limit的時候如果設計無要在IO ring上不能擺放其他單元的要求，估算是將CORE面積與IO面積相加即可。
芯片生產出來的時候是許多芯片在一片wafer上的需要用划片機將芯片分割開來，這個時候就需要為分割芯片預留的空間scribe line，在分割芯片及芯片運輸封裝的過程中，芯片邊緣的應力會產生變化，設計上需要在芯片周邊做一圈鈍化的區域（sealring）以保護芯片不碎裂以及屏蔽和防潮功能。
這樣整個芯片的面積就是芯片主體邊長（主體面積開方）加上兩倍的scribe line的寬度和兩倍的sealring寬度再平方。
圖1，IO，Standard cell，Macro block
圖2 Standard cell，閑置區域（包含電源布線）
圖3