ADC/DAC信噪比計算（單音/寬帶信號）

1、轉換器理論信噪比

理想轉換器對信號進行數字化時，最大誤差為±1/2LSB，量化噪聲近似於高斯分布，幾乎均勻地分布於從DC至fs/2的奈奎斯特帶寬。其量化誤差可以通過一個峰峰值幅度為q(一個LSB的權重)的非相關鋸齒波形來近似計算。現理論信噪比可以通過滿量程輸入正弦波計算，可以估計得到均方根量化噪聲如下：
在這里插入圖片描述
因此，輸入信號的均方根值為：
在這里插入圖片描述
因此，只考慮ADC量化噪聲，理想N位轉換器的均方根信噪比為：
在這里插入圖片描述
這就是信噪比SNR = 6.02N + 1.76dB的來源，考慮DC~FS/2帶寬范圍，並且有效位數增加1信噪比提升6dB。
2、處理增益

在實際應用中，目標信號帶寬往往小於奈奎斯特帶寬，如果使用數字濾波器濾除帶寬BW之外的噪聲成分，只考慮目標帶寬內的噪聲，必然會帶來信噪比上的提升，因此相較SNR=6.02N+1.76dB。只考慮帶寬內噪聲時信噪比還會有一個處理增益，即10log（Fs/2BW）。
在這里插入圖片描述
從公式可以看出信噪比與有效位數、采樣率和帶寬的關系，同等條件下輸入信號帶寬越小得到的信噪比越好，另外根據信噪比和輸入滿幅功率可以得到帶內噪聲功率Pfs-SNR=Pnoise，從而可以得到噪聲功率密度NSD=Pnoise-10log（BW），如果知道NSD也可以通過公式反算出SNR。在實際應用中需要考慮寬帶信號由於器件非線性需要回退信號功率，通常將信號回退到PAPR可以滿足大部分要求，因此上述公式就要變為：
SNR=6.02N+1.76dB+10log（Fs/2BW）-PAPR。
3、理想信噪比與處理增益

對於SNR為74 dB的理想12位ADC，4096點FFT將產生10log10(4096/2) = 33 dB的處理增益，因此總FFT噪底為74 + 33 = 107 dBc。事實上，FFT噪底可以通過提高FFT點數來進一步降低，就像模擬頻譜分析儀的噪底可以通過縮小帶寬來降低一樣。因此，利用FFT測試ADC時，必須確保FFT足夠大，使得失真能夠與FFT噪底本身區別開，如下圖所示轉換器理論信噪比組成有理想信噪比加處理增益，在具體的ADC芯片應用是還可以通過減小信號帶寬或者增加采樣率提升信噪比。
在這里插入圖片描述
4、舉個例子

選用ADI的14位AD9208和TI 16位ADS54J60在1G采樣率下做對比，中頻500M得到不同帶寬下其信噪比計算如下，其中59.7dB和67dB分別是滿幅輸入單音信號信噪比測試曲線圖中獲取的，可以看出信噪比差距大約在6dB左右，這是因為有效位寬ENOB差距1位。

另外單音測試功率不完全等於6.02N+1.76dB，比如ADS54J60有效位數10.8計算得到單音信號滿幅功率輸入時信噪比應該為66.7dB，這是因為系統熱噪聲以及時鍾抖動造成的信噪比損失。
5、時鍾抖動對信噪比的影響

ADC噪聲由三部分組成:
①ADC量化噪聲
②ADC孔徑抖動
③ADC時鍾抖動
前兩者由芯片本身決定(量化噪聲和孔徑抖動)，而ADC時鍾抖動由外供時鍾參考決定，如下圖所示，ADC時鍾抖動對信噪比影響，可以看到輸入頻率越大時鍾抖動的影響越大，再相同輸入頻率下時鍾抖動越小，信噪比越好。

————————————————
版權聲明：本文為CSDN博主「青豆噠噠」的原創文章，遵循CC 4.0 BY-SA版權協議，轉載請附上原文出處鏈接及本聲明。
原文鏈接：https://blog.csdn.net/weixin_43813325/article/details/112383406