第六章 時序邏輯電路
6.1 概述
6.1.1 時序邏輯電路的特點
功能上：任一時刻的輸出不僅取決於該時刻的輸入，還與電路原來的狀態有關。（這里是考慮到延遲了的）
電路結構上
①包含存儲電路和組合電路，存儲電路必不可少
②存儲電路輸出狀態必須反饋到組合電路輸入端，和輸入變量共同決定輸出
在該圖中，加法器逐位輸入，結果也逐位輸出。進位狀態反饋到輸入端，與輸入變量共同決定輸出。
6.1.2 時序電路的一般結構形式與功能描述方法
可用三個方程組來描述：
1、輸出方程（輸出和輸入的關系）
2、驅動（激勵）方程（存儲電路的輸入）
3、狀態方程（存儲電路輸出和輸入、現態的關系）
q：現態； q*：次態
6.1.3 時序電路的分類
- 同步時序電路與異步時序電路
同步：存儲電路中所有觸發器的時鍾使用統一的clk,狀態變化發生在同一時刻
異步：沒有統一的clk, 觸發器狀態的變化有先有后
- 米利（Mealy）型和穆爾（Moore）型
X是輸入，Q是存儲電路的輸出
6.2 時序電路的分析方法
6.2.1 同步時序電路的分析方法
分析：找出給定時序電路的邏輯功能，即找出在輸入和CLK作用下，電路的次態和輸出。
一般步驟：
①從給定電路寫出存儲電路中每個觸發器的驅動方程（輸入的邏輯式），得到整個電路的驅動方程。
②將驅動方程代入觸發器的特性方程，得到狀態方程。
③從給定電路寫出輸出方程。
例：
6.2.2 時序電路的狀態轉換表、狀態轉換圖和時序圖
一、狀態轉換表
已知初始狀態，就可以通過初始狀態的次態明白CLK=1時的狀態和Y的狀態。故以此遞推，直到再回到初始狀態為止。
二、狀態轉換圖
根據觀察，此為七進制計數器。Y是進位脈沖。
自啟動判斷：任意給定一個初始狀態,都能進入到主循環中去。即每個狀態都必須與主循環的某個狀態相聯系
三、時序圖
例6.2.3
1.驅動方程：
2.狀態方程：
特性方程： Q*=D
3.輸出方程：
4.狀態轉換表、狀態轉換圖
因此可知，此為可控四進制計數器：當A=0時為加法計數器，A=1時為減法計數器
5.時序圖
6.3 若干常用的時序邏輯電路
6.3.1 寄存器和移位寄存器
一、寄存器
①用於寄存一組二值代碼，N位寄存器由N個觸發器組成，可存放一組N位二值代碼。
②只要求其中每個觸發器可置1，置0。觸發方式無要求。
二、移位寄存器
具有存儲 + 移位功能
存儲的代碼可在移位脈動作用下左移或右移
比如：需要移位時，就打開開關，需要右移幾位就打開多久的開關。
左移時，是從右向左傳遞數據；右移時，是從左向右傳遞數據。
6.3.2 計數器
用於計數、分頻、定時、產生節拍脈沖等
分類：
- 按時鍾分，同步、異步
- 按計數過程中數字增減分，加、減和可逆
- 按計數器中的數字編碼分，二進制、二-十進制和循環碼…
- 按計數容量分，十進制，六十進制…
一、同步計數器
1.同步二進制計數器
①同步二進制加法計數器
原理：根據二進制加法運算規則可知：在多位二進制數末位加1，若第i位以下皆為1時，則第i位應翻轉。
末尾是必須反轉的
C在這里是一個進位輸出。
可見，從\(Q_0\)到\(Q_3\)的周期都加倍了,我願稱之為超級加倍！頻率以此減半，因此有分頻功能，這種計數器也可稱為分頻器。
74161為集成了該功能的同步十六進制計數器
②同步二進制減法計數器
原理：根據二進制減法運算規則可知：在多位二進制數末位減1，若第i位以下皆為0時，則第i位應翻轉。
可以與加法計數器進行類比
③同步加減計數器
a.單時鍾方式
b.雙時鍾方式
加法、減法計數脈沖來自兩個不同的脈沖源，時間上應錯開
- 同步十進制計數器
①加法計數器
基本原理：在四位二進制計數器基礎上修改，當計到1001（9）時，則下一個CLK電路狀態回到0000（0） （而不是1010）
設計思路即根據真值表，求出表達式即可。
器件實例：74160
②減法計數器
基本原理： 對二進制減法計數器進行修改，在0000時減“1”后跳變為1001，然后按二進制減法計數就行了。
~~就是同理可得嘛～