一、電路-版圖-掩膜-光刻之間關系
1.什么是版圖
集成電路制造工藝中, 通過光刻和刻蝕將掩膜版上的圖形轉移到硅片上。這種制造集成
電路時使用的掩膜版上的幾何圖形定義為集成電路的版圖。
集成電路制造廠家根據版圖提供的信息來制造掩膜( Mask )
所以，版圖是從設計走向制造的橋梁。
2.掩膜的作用
掩模是用來制造集成電路的。掩膜上的圖形決定着芯片上器件或連接物理層的尺寸。
因此版圖上的幾何圖形尺寸與芯片上物理層的尺寸直接相關。
圖形數據：版圖的gds數據
掩膜制作流程
（一般有20層mask）
3.光刻：圖形轉移到晶圓上。
是對半導體晶片表面的掩蔽物(如二氧化硅)進行開孔，以便進行雜質的定域擴散的一種加工技術。
二、版圖設計與驗證
1.版圖設計環境
建立數據庫通道，確定版圖與工藝對應關系。
2.芯片版圖布局
■布局圖應盡可能與電路圖一致。
■設計布局圖的一個重要的任務是安排焊盤。
■集成電路必須是可測的。
3.基於版圖設計EDA工具設計版圖的基本步驟:
1 )運行版圖編輯工具，建立版圖文件;
2 )在畫圖窗口內根據幾何參數值調元器件和子單元的版圖;
3 )在不同的層內進行元器件和子單元之間的連接;
4 )調用DRC程序進行設計規則檢查，修改錯誤;
5 )調用電路提取程序提取版圖對應的元件參數和電路拓撲;
6)與分析階段建立的電路圖文件結合進行版圖與電路圖對照分析，即LVS
( Layout-vs-Schemetic ) ;
4.注意：
（1）在正式用Cadence畫版圖之前，一定要先構思，也就是要仔細想一想，每個管
子打算怎樣安排，管子之間怎樣連接，最后的電源線、地線怎樣走。
（2）對於差分形式的電路結構，最好在版圖設計時也講究對稱，這樣有利於提高電路性能。
為了講究對稱，有時候需要把一個管子分成兩個，比如為差分對管提供電流的管子就
可以拆成兩個、四個甚至更多。
（3）差分形式對稱的電路結構，一般地線鋪在中間，電源線走上下兩邊，中間是大片的元件。
（4）當采用的工藝有多晶硅和多層金屬時，布線的靈活性很大。一般信號線用第
一層金屬，信號線交叉的地方用第二層金屬，整個電路與外部焊盤的接口用第三
層金屬。但也不絕對，比如說某一條金屬線要設計允許通過的電流很大， 用一條
金屬線明顯很寬，就可以用兩條甚至三條金屬線鋪成兩層甚至三層，電流在每一
層金屬線上流過去的量就小了二分之一。層與層是通過連接孔連接的，在可能的
情況下適當增加接觸孔數，確保連接的可靠性。
（5）輸入和輸出最好分別布置在芯片兩端,例如讓信號從左邊輸入,右邊輸出，這樣可以
減少輸出到輸入的電磁干擾。對於小信號高增益放大器，這一點特別重要,設計不當會
引起不希望的反饋,造成電路自激。
（6）應確保電路中各處電位相同。芯片內部的電源線和地線應全部連通,對於襯底應該保
證良好的接地。
（7）對高頻信號,盡量減少寄生電容的干擾,對直流信號,盡量利用寄生電容來旁路掉直
流信號中的交流成分從而穩定直流。第一層金屬和第二層金屬之間，第二層金屬和第三
層金屬之間均會形成電容。
（8）對於電路中較長的走線,要考慮到電阻效應。金屬、多晶硅分別有各自不同的方塊電
阻值,實際矩形結構的電阻值只跟矩形的長寬比有關。金屬或多晶硅連線越長,電阻值
就越大。為防止寄生大電阻對電路性能的影響，電路中盡量不走長線。
（9）圖形應盡量簡捷，避免不必要的多邊形,對連接在一起的同一層應盡量合並,這不僅可
減小版圖的數據存儲量,而且使版圖一目了然。
（10）設計者在構思版圖結構時,除要考慮版圖所占的面積、輸入和輸出的合理分布、減小不
必要的寄生效應還應力求版圖與電路原理框圖保持一致(必要時修改框圖畫法) , 並力求版圖美觀大方(利用適當空間添加標識符)。
5.驗證及檢查
( 1 )設計規則檢查DRC ;
（2）電路提取;
(3 )電氣規則檢查ERC ;
(4 )版圖與電路圖對照LVS ;
(5)版圖數據輸出:經過版圖檢查完全無錯，將版圖數據轉換成GDS-1I格
式的碼流數據，按照Foundry的要求或MPW要求，通過網絡傳送GDS-II文
件(一般為FTP )。
三、設計規則與圖元
1.IC版圖設計的主要是運用EDA設計工具,進行集成電路后端的版圖設計和驗證,最終生成送交供集成電路制造用的GDSII數據。
2.版圖設計就是根據產品前端設計電路或文件要求,按照工藝設計規則,設計產品的版圖;完成用於生產加工的產品最終設計。
3.
設計規則檢查DRC ( Design Rule Check )
電氣規則檢查ERC ( Electrical Rule Check )
重版圖與電路圖對照LVS( Layout Versus Schematic )
重版圖寄生參數提取LPE( Layout Parameter Extraction )
寄生電阻提取PRE( Parasitic Resistance Extraction )
4.設計規則
最小寬度
最小間距
最小交疊
5.版圖圖元
電路所涉及的每一種元件都是由一套掩模決定的幾何形狀和一系列物理、化學和機械
處理過程的一個有機組合。
舉例：
1）. NMOS和PMOS
多晶硅( Poly )形成MOS管的柵極。N+擴散和有源區( Active )共同形成N型有源
區( NMOS ) , P+擴散和有源區共同形成P型有源區(PMOS)。
有源區分別在柵極兩側構成源區(S)和漏區(D)。
源區和漏區又分別通過接觸孔( Contact )與第一層金屬( Metal1 )連接構成源極和漏極。
2）.電阻resistor
多晶硅電阻、有源層電阻和阱區電阻
■其中, Rsh為方塊電阻值, l和w分別是體電阻的長與寬, Rcom是單個接觸區形成的電阻值，n是接觸孔數。
■電阻的可變參數:電阻寬度( width)、電阻值®
由N+擴散與有源區形成N+有源層電阻。有源層通過接觸孔與第一層金屬連接，金屬構成有源層電阻的兩個電極。
N+有源層電阻的方塊電阻值為79.1歐姆，每個接觸孔形成的電阻為54.8歐姆。電阻一般為幾百到幾干歐姆。
3）電容capacitance
三層介質組成：
導電層作為下電極;
絕緣層作為平板電容兩電極間的介質;
導電層作為上電極。
4）互聯interconnect
不同導電層之間由絕緣介質隔離。導電層之間的相互連接需要通過打孔實現。
有源層、多晶硅( Poly )和第二層多晶硅( Electrode )都通過接觸孔( Contact )與第一層金屬( Metal1 )連接。
5）焊盤pad
電路的輸入和輸出需要通過適當的導體結構(焊盤)來實現與外部電路的連接,它同時
用於電路的在芯片測試。焊盤的尺寸通常遠大於電路中其它的元器件,焊盤的尺寸是固定的。
