DDR信號、結構


 

DDR 信號

BA0: address bus bank 0

BA1: address bus bank 1

BG: bank group

multi channel: 一個channel對應一個DDR controller,不同的channel之間工作是相互獨立的。

 

rank:在一個channel下,可以有多個rank,不同的rank有其獨立的CS/CKE,但是一個channel下的不同rank的數據線bus(DQ/DQS等)是公用的。不同時間段通過使能一個rank的CS/CKE,同時disable其它的rank的CS/CKE,這樣可以擴展一個channel下的存儲容量。

深入淺出DDR系列(一)--DDR原理篇

https://blog.csdn.net/u012489236/article/details/107730731

 


免責聲明!

本站轉載的文章為個人學習借鑒使用,本站對版權不負任何法律責任。如果侵犯了您的隱私權益,請聯系本站郵箱yoyou2525@163.com刪除。



 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM