1、下面關於狀態機描述錯誤的是（B）
A、計數器可以用狀態機來描述；
B、加法器可以用狀態機來描述；
C、狀態機分為Mealy和Moore；
D、狀態機的狀態個數可以和觸發器個數一樣多；
2、電容器接到交流電源的兩端時，下列說法不正確的是（C）
A.電路中有了電流，表現為交流“通過”了電容器
B. 實際上是電容器交替進行了充電和放電
C. 實際上自由電荷通過了兩板級間的絕緣材質
D.實際上自由電荷沒有通過兩級間的絕緣材質
3、中斷是處理器能完成並行性，實時操作的一種重要手段，請選出如下有關中斷的正確描述？（A）
A:以上表述都不對
B:中斷的響應過程中，保護程序計數器的作用是cpu能找到中斷處理程序的入口地址。
C:cpu在響應中斷期間，原來的程序依然可以執行
D:中斷響應中，斷點保護，現場保護由用戶編程完成
4、Uart協議和SPI協議的區別（這個是有點錯誤還是不要看了）
（1）SPI總線由3條信號線組成：串行時鍾（sclk）,串行數據輸出（SDO）、SPI總線可實現多個SPI設備互相連接。提供SPI串行時鍾的SPI設備為SPI主機或主設備，其他設備為SPI從機或從設備。往從設備間可以實現全雙工通信，當多個從設備時，還可以增加一條從設備選擇線。
（2）如果用通用IO口模擬SPI總線，必須要有一個輸出口，一個輸入口，另一個口則視實現的設備類型而定，如果要實現主從設備，則需輸入輸出口，若只實現從設備，則只需輸入口即可。
（3）IIC總線是雙向、兩線（SCL、SDA），串行、多主控接口標准，具有總線仲裁機制，非常適合在器件之間進行近距離、非經常性的數據通信。在他的協議體系中，傳輸數據時，都會帶上目的設備的設備地址，因此可實現設備組網。
（4）如果用通用IO口模擬I2C總線，並實現雙向傳輸，則需要一個輸入輸出口(SDA)，另外還需一個輸出口（SCL）。
（5）UART總線是異步串口，因此一般比前兩種同步串口的結構要復雜的多，一般由波特率產生器、UART發送器組成，硬件上由兩根線，一根用於發送，一根用於接收。
（6）顯然如果用通用IO口模擬UART總線，則需要一個輸入口，一個輸出口。
明顯可以看出，SPI和UART可以實現全雙工，但IIC不行。
牛人總結：IIC的線相比於SPI更少，但是他比SPI和UART更加強大，但是技術上也更加麻煩些，因為IIC需要有雙向IO口的支持，而且使用上拉電阻，我覺的抗干擾能力較弱，一般用於同一板卡上芯片之間的通信，較少用於遠距離通信。SPI實現要簡單一點，UART需要固定的波特率，也就是兩位數據的間隔要相等，而SPI則無所謂，因為他是具有時鍾的協議。
5、用萬用表判斷三極管的好壞，應將萬用表置（B）檔。
A、直流電壓檔
B、歐姆檔
C、直流檔
D、交流電壓檔
6、處理器系統總線包括（AEF）
A、控制總線
B、串行總線
C、內部總線
D、並行總線
E、數據總線
F、地址總線
7、MCU結構
它是由CPU系統、程序存儲器、數據存儲器、各種I/O端口、基本功能單元組成。
8、信號的3dB帶寬的意義是什么？
3db帶寬通常指功率譜密度的最高點下降到1/2時界定的頻率范圍。
9、數字信號上沖或者下沖產生的原因不包括（）
A、電感量過大 B、大電流驅動 C、傳輸線過長 D、阻抗不匹配
10、一個兩級放大電路，第一級增益為2db,第二級增益為5db，該電路的總增益為（D）
A、3 B、10 C、5 D、7
解析：總增益應該是兩級增益想乘，但分貝是對數運算，所以乘法變成加法，總增益為2+5=7。
11、關於CPU的處理過程
CPU的工作分為 5 個階段：取指令階段、指令譯碼階段、執行指令階段、訪存取數和結果寫回。取指令，譯碼指令，執行指令，訪存取數，結果寫回
1、取指令（IF，instruction fetch），即將一條指令從主存儲器中取到指令寄存器的過程。
2、指令譯碼階段（ID，instruction decode），取出指令后，指令譯碼器按照預定的指令格式，對取回的指令進行拆分和解釋，識別區分出不同的指令類 別以及各種獲取操作數的方法。
3、執行指令階段（EX，execute），具體實現指令的功能。CPU的不同部分被連接起來，以執行所需的操作。
4、訪存取數階段（MEM，memory），根據指令需要訪問主存、讀取操作數，CPU得到操作數在主存中的地址，並從主存中讀取該操作數用於運算。
5、結果寫回階段（WB，write back），作為最后一個階段，結果寫回階段把執行指令階段的運行結果數據“寫回”到某種存儲形式。
12、上拉電阻用途：
1、當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低於COMS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。
2、OC門電路必須加上拉電阻，以提高輸出的高電平值。
3、為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。
4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗，提供泄荷通路。
5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾能力。
6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。
13、上拉電阻阻值的選擇原則包括哪些？
1、從節約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。
2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。
3、對於高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理。
4、OC門電路必須加上拉電阻，以提高輸出的高電平值。
5、OC門電路要輸出“1”時才需要加上拉電阻不加根本就沒有高電平，有時我們用OC門作驅動（例如控制一個 LED）灌電流工作時就可以不加上拉電阻總之加上拉電阻能夠提高驅動能力。
14、MOORE 與 MEELEY狀態機的特征？
Moore 狀態機的輸出僅與當前狀態值有關, 且只在時鍾邊沿到來時才會有狀態變化。
Mealy 狀態機的輸出不僅與當前狀態值有關, 而且與當前輸入值有關。
15、寫出4種復用方式？
（1）頻分多路復用（FDMA）
（2）時分多路復用（TDMA）
（3）碼分多路復用（CDMA）
（4）波分多路復用（WDMA）
16、基爾霍夫定理的內容
電流定律：在集總電路中，在任一瞬時，流向某一結點的電流之和恆等於由該結點流出的電流之和。
電壓定律：在集總電路中，在任一瞬間，沿電路中的任一回路繞行一周，在該回路上電動勢之和恆等於各電阻上的電壓降之和。
17、描述反饋電路的概念，列舉他們的應用。
- 反饋：在電路系統中把輸出回路中的電量（電壓或電流）輸入到輸入回路中去。
- 反饋的類型：電壓串聯負反饋、電流串聯負反饋、電壓並聯負反饋、電流並聯負反饋。
- 負反饋優點：降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地擴展放大器的通頻帶，自動調節作用。
- 電壓負反饋的特點：電路的輸出電壓趨向於維持恆定。
- 電流負反饋的特點：電路的輸出電流趨向於維持恆定。
18、有源濾波器和無源濾波器的區別
- 無源濾波器：這種電路主要有無源元件R、L和C組成
- 有源濾波器：集成運放和R、C組成，具有不用電感、體積小、重量輕等優點。
集成運放的開環電壓增益和輸入阻抗均很高，輸出電阻小，構成有源濾波電路后還具有一定的電壓放大和緩沖作用。但集成運放帶寬有限，所以目前的有源濾波電路的工作頻率難以做得很高。
19、什么叫做OTP片(OTP（一次性可編程）)、掩膜片，兩者的區別何在？
OTP與掩膜 OTP是一次性寫入的單片機。過去認為一個單片機產品的成熟是以投產掩膜型單片機為標志的。由於掩膜需要一定的生產周期，而OTP型單片機價格不斷下降，使得近年來直接使用OTP完成最終產品制造更為流行。它較之掩膜具有生產周期短、風險小的特點。近年來，OTP型單片機需量大幅度上揚，為適應這種需求許多單片機都采用了在系統編程技術(In System Programming)。未編程的OTP芯片可采用裸片Bonding技術或表面貼技術，先焊在印刷板上，然后通過單片機上引出的編程線、串行數據、時鍾線等對單片機編程。解決了批量寫OTP 芯片時容易出現的芯片與寫入器接觸不好的問題。使OTP的裸片得以廣泛使用，降低了產品的成本。編程線與I/O線共用，不增加單片機的額外引腳。而一些生產廠商推出的單片機不再有掩膜型，全部為有ISP功能的OTP。
20、多諧振盪器有兩個暫穩態（判斷）
正確的，有0個穩態，兩個暫穩態。
21、施密特觸發器的作用是（模電）
（1）用於波形變換
（2）用於脈沖整形
（3）用於脈沖鑒幅
22、下圖中，在反向器邏輯符號中間的滯回符號，表示這個器件有（B）輸入。（模電）
A、延遲 B、施密特觸發 C、比較 D、飽和
23、如圖中給定的輸入，輸出波形是（C）。
A、正弦波
B、三角波
C、方波
解析：施密特觸發器
使用CMOS反相器構成的施密特觸發器
利用施密特觸發器的正反饋作用可以將邊沿變化緩慢的周期信號變換為邊沿很陡的矩形脈沖信號。
24、列出5個常用的Unix命令，並簡單解釋？
ls 顯示文件或目錄
mkdir 創建目錄
cd 切換目錄
mv 移動或重命名
rm 刪除文件
cat 查看文件內容
25、ADC轉換過程包含以下哪幾個步驟（ABCD）
A、保持
B、量化
C、編碼
D、采樣
26、一個深度為12位的ADC，其輸入電壓是2.8V，輸出為0xFFF，當輸出為0X86D時輸入電壓為（A）
A、1.5V
B、1.5V
C、1.5V
D、1.5V
27、在ADC電路中，采樣頻率fs和輸入模擬信號的最高頻率的關系（C）。
A、fs >=fmax
B、fs <=fmax
C、fs >=2fmax
D、fs <=2fmax
28、基於74161，采用置0法設計模值為12的計數器，則反饋狀態是Q3Q2Q1Q0（C）
A、0100
B、1010
C、1011
D、1100
29、基於74161，基於清0法設計模值為6的計數器，則反饋狀態Q3Q2Q1Q0是（C）
A、0100
B、0101
C、0110
D、1010
30、 一個Cache，容量為512KB，Cache塊大小為64B，8路組相連。請問用於索引Cache Set的index有____位?
答：10位。