上一章研究的是電路最基礎的單元，CMOS反相器。這一章研究CMOS工藝的組合邏輯單路。
6.1 引言
與評價反相器一樣，本章會考慮 面積、速度、能量、功率。
6.2 靜態CMOS設計
靜態互補CMOS電路是使用最廣泛的邏輯類型。基本的優點繼承了反相器的優點。
本節將介紹 互補CMOS電路、有比邏輯、傳輸管邏輯。
6.2.1 互補CMOS
靜態CMOS門的組成：PUN和PDN的組合。
注意為什么PUN用pmos，另一個用nmos，因為pmos產生強1，nmos產生強0.
實現一個N輸入邏輯門所需要的晶體管數目為2N。
靜態特性：優點大致相同，但也有很多不同。
1、dc特性：
取決於輸入模式，通過分析，可知上管導通，下管再導通時特性最好，同時導通特性最差。
2、傳播延時：
先忽略內部節點電容。實際上延時也取決於輸入模式，通路決定了電阻。因此串聯的器件會使電路變慢。
由於pmos遷移率低，應盡量避免層疊pmos器件。所以一般nand比nor好。
考慮節點電容時，可以利用Elmore延時模型。
雖然互補CMOS是非常好的邏輯門，但隨着門的復雜性的增加，即扇入的增加，采用這一邏輯會產生兩個主要問題：
1、實現一個具有N個輸入（扇出）的門，需要2N個管子。面積過大。
2、本征延時是（最壞情況下）扇入數的二次函數。
有多種技術可以降低大扇入的延時：
1、調整晶體管尺寸，降低電阻，但過大又會增加電容。
如果負載電容主要是本征電容，增加尺寸只能造成負載效應，不會對延時有影響。只有外部電容占主要時才可以這樣用。
2、逐級增大晶體管尺寸。
3、重新安排輸出。最慢到來的信號為關鍵信號。把關鍵路徑上的晶體管靠近輸出端可以提高速度。
4、重組邏輯結構。
把六輸入改為兩個三輸出。
現在考慮組合電路中的性能優化，孤立地考慮傳播延時沒有意義。應該放在電路中考慮。
雖然真的不是特別懂，這里試着對幾個概念進行通俗的解釋：
電氣努力f（等效扇出、扇出系數）：門的外部負載和輸入電容之間的比值
p：代表該復合門的簡單反相器的本征延時的比
邏輯努力g：對於一個給定的負載，復合門必須必反相器更加努力才能得到類似的響應。或者說，表示一個門與一個反相器提供相同的輸出電流時，它所表現的輸入電容比反相器大多少。只與電路的拓撲結構有關。
看例題的思路，對於一個多級組合邏輯，想要確定各級尺寸，需要求出門努力，再得到扇出系數，最后利用邏輯努力和電氣努力求出尺寸。
接下來討論邏輯門的功耗：
對於動態功耗，可以通過減小實際電容和開關活動來降低。
①邏輯重組：鏈型結構改為樹形結構
②輸入排序：推遲輸入具有較高反轉率的信號
③分時復用：分時復用單個硬件資源來完成多個功能是一種常用來實現面積最小的技術。
如果傳遞的數據是隨機的，那么是否復用將沒有影響。如果信號有特殊的性質，那么分時復用可能會使功耗明顯提高。
④均衡信號路徑來減少毛刺
總結：對於CMOS電路，穩定性很高，同時也可以隨工藝縮小，然而N輸入電路需要2N個晶體管，同時由於每個門對每個扇出要驅動兩個器件，所以負載電容很大。因此需要其他更簡單或者更快的邏輯電路。
6.2.2 有比邏輯
有比邏輯試圖減少完成指定邏輯功能的晶體管數量，然而代價往往是降低穩定性和付出額外功耗。
顯著優點：減少了晶體管數目，
缺點：低電平非0，這樣不僅降低了噪聲容限，更重要的是引起了靜態功耗。
負載器件將對於下拉器件的尺寸可以用來調整諸如噪聲容限、傳播延時、功耗等參數。由於輸出端的電壓擺幅以及門的總體功能取決於NMOS和PMOS的尺寸比，所以該電路稱為有比邏輯。
借助差分和正反饋可以完全消除靜態電流和大擺幅。
即差分串聯電壓開關邏輯（differential cascode voltage switch logic，DCVSL）
然而增加了設計的復雜性，還有渡越電流引起的功耗問題。
6.2.3 傳輸管邏輯
略了
6.3 動態CMOS設計
6.3.1 動態邏輯：基本原理
分為兩步：預充電和求值
重要特性：①邏輯功能由NOMS下拉網絡實現，構成PDN的過程與靜態CMOS完全一樣。
②晶體管的數目（對於復雜門）明顯少於靜態CMOS
③無比邏輯。增大pMOS確實可以加快反轉時間，但較大的預充電器件也會直接增加時鍾的功耗。
④只有動態功耗
⑤開關速度較快，原因是減少了每個門晶體管數目，並且每個扇入對前級只表現為一個負載邏輯管，同時動態門沒有短路電流。
6.3.2 動態邏輯的速度和功耗
主要優點是：提高了速度，減小了面積。器件較少意味着總的負載電容小得多。
預充電的周期與PMOS尺寸有關，應該避免太大，因為他會降低門的速度並增加時鍾線上的電容負載。
動態邏輯在功耗方面有明顯的優勢，主要由三個原因：1、實際電容小2、每個周期只翻轉一次，毛刺不會存在3、沒有短路功耗
6.3.3 動態設計中信號完整性的問題
電荷泄露、電荷分享、電容耦合、時鍾饋通
6.3.4 串聯動態門
主要實現方法有兩個：
①多米諾邏輯：借助反向器
②np-cmos：不太懂
6.4 設計綜述
無