計算機組成及系統結構-第二章 計算機的邏輯部件

一、組合邏輯電路

1.定義

• 如果邏輯電路的輸出狀態僅和當時的輸入狀態有關，而與過去的輸入狀態無關，稱這種邏輯電路為組合邏輯電路

2.常用的器件

①三態電路

• 用途:一種重要的總線接口電路
• 三態：
  • 正常0態:輸出阻抗很低，又稱低阻0態
  • 正常1態:輸出抗阻很低，又稱低阻1態
  • 高阻態Z:輸出呈高阻，可以看作“斷開”
• 功能表及邏輯圖：
  • 
• 應用實例：
  • 
  • 若干個三態門共同驅動總線是最常見的應用。不能同時和總線“接通”，否則擾亂總線的正常工作
  • 為可靠起見，三態電路由正常態轉變為高阻態的過程總是快於高阻態向正常態的轉變的

②異或門

• 功能表及邏輯圖：
  • 
• 應用：
  • 原碼/反碼輸出電路：
    • 異或門一個輸入端作控制端，另一個輸入端作數碼輸入端
    • 由功能表得：當控制端為 1 時，輸出為輸入的反碼；當控制端為 0 時，輸出為輸入的原碼
    • 例：
  • 半加器：
    • 不考慮進位輸入的加法器
    • 當兩數碼 Ai、Bi，做算術加(稱半加)；只要把 Ai 、Bi加在異或門的輸入端，由異或門功能表可知，輸出Yi即為半加和
    • 例：
  • 數碼比較器：
    • 數碼 Ai、Bi; 加在異或門輸入端，由其功能表可知：當 Ai=Bi，則 Yi=0 ; 當 Ai！=Bi， 則Yi= 1
    • 例：
  • 奇偶檢測電路：
    • 圖 2. 8 是八位奇偶檢測電路，當 A0-7包含奇數個 1 時， F = 1；當 A0-7 包含偶數個 1 時，F = 0
    • 

③加法器

• 半加器

• 全加器：

  • 考慮進位輸入的加法器
  • Xn，Yn及進位輸入 Cn-1 相加稱為全加，運算結果 Fn 稱為全加和
  • 功能表：
  • 邏輯圖及表達式：
  • 
  • 

• n位加法器：

  • 原理：將n個全加器相連就可以得到n位加法器
  • 缺點：
    • 加法時間長
      • 因為其位間進位是串行傳送的，本位全加和Fi必須等低位進位Ci-1來到后才能進行，加法時間與位數有關
      • 只有改變進位逐位傳送的路徑, 才能提高加法器工作速度
  • 解決方案：
    • 采用“超前進位產生電路”來同時形成各位進位，從而實現快速加法，這種加法器稱為超前進位加法器
      • 超前進位產生電路：
        • 超前進位產生電路是根據各位進位的形成條件來實現的，引進進位傳遞函數P_i和進位產生函樹G_i來簡化表達式

• 算術邏輯單元(ALU)：

  • 進行多種算術運算和邏輯運算的組合邏輯電路
  • 基本邏輯結構是超前進位加法器
  • 通過改變加法器的G_i和P_i來獲得多種運算能力
  • 例：
    • 用4片“四位加法”電路可組成16位ALU
    • 
    • 片內(組內)進位是快速的，片間(組間)進位是逐片傳遞的
    • 形成F0~F15的時間還是比較長
    • 改進：
      • 如果把上述16位ALU中的每四位作為一組，用類似四位超前進位加法器“位間快速進位”的形成方法來實現16位ALU中的“組間快速進位”，引入4位一組的進位產生函數GN，那么就能得到16位快速ALU
      • 

④譯碼器

• 輸入輸出： n 個輸入變量，2n個(或少於2n個)輸出.。當輸入為某一組合時，對應的僅有一個輸出為0(或為1)，其余輸出均為1(或為0) ，常設置“使能”“控制端E，當E = 0時，譯碼功能被禁止，所有輸出均為1(或0)
• 用途：是把輸入代碼譯成相應的控制電位，以實現代碼所要求的操作
• 擴展：
  • 例：
    • 2輸入4輸出的功能表及邏輯圖：
    • 2片3輸入8輸出譯碼器擴展成一個4輸入16輸出譯碼器
    • 

⑤數據選擇器

• 又稱多路選擇器或多路開關
• 輸入輸出：從多個輸入通道中選擇某一個通道的數據作為輸出
• 擴展：使能端可以可用來擴展選擇器的通道數
• 例：
  • 
  • S₀、S₁是通道選擇信號
  • G是三態控制端，可用來擴展選擇器的通道數
  • D₀~D₃是輸入數據

二、時序邏輯電路

1.定義

• 邏輯電路的輸出狀態不但和當時的輸入狀態有關，而且還與電路在此以前的輸入狀態有關的邏輯電路

2.常用器件

①觸發器

• 地位：存儲信息的記憶元件，是構成時序電路的基礎
• 種類：
  • 電位觸發方式觸發器：
    • 特點：結構簡單，常用來組成暫存器
    • 例：
      • 鎖定觸發器(鎖存器)：
  • 邊沿觸發方式觸發器：
    • 輸入：接收的是時鍾脈沖CP某一 約定跳變(正跳變或負跳變)來到時的輸入數據，在 CP = 1 及 CP = 0 期間以及 CP 非約定跳變到來時，觸發器不接收數據
    • 正邊沿觸發：只有在上升沿才接收數據
    • 負邊沿觸發：只有在下升沿才接收數據
    • 例：
      • D觸發器：
        • 功能表及邏輯圖：
        • 特點：具有很強的抗數據端干擾的能力
        • 用途：也可用來組成寄存器、計數器和移位寄存器等
  • 主-從觸發方式觸發器：
    • 組成：基本上是由兩個電位觸發器級聯而成的，接收輸入數據的是主觸發器，接收主觸發器輸出的是從觸發器，主、從觸發器的同步控制信號是互補的
    • 例：
      • J-K觸發器：
        • 功能表及邏輯圖：
        • 用途：由於主觸發器具有計數功能，常用於組成計數器

②寄存器和移位寄存器

• 用途：是計算機的 一個重要部件，用於暫存數據和指令等
• 組成：觸發器、一些控制門
• 移位寄存器：具有移位功能的寄存器，增加邏輯電路來控制觸發器的輸入數據
• 例：
  • 4位寄存器
  • 由正邊沿觸發的D觸發器組成的4位寄存器
  • 在CP正沿作用下，外部數據才能進入寄存器

③計數器

• 用途：計算機和數字儀表中常用的一種的電路
• 同步：各觸發器的時鍾信號由同一脈沖提供，各觸發器是同時翻轉的
• 例：
  • 1位十進制同步計數器：
    
  • 計數器中各觸發器的時鍾信號由同一脈沖提供，各個觸發器同時翻轉
  • 采用快速進位方式來計數的，和觸發器一起是計數器的核心
  • 預置數：一個重要功能

三、陣列邏輯電路

1.陣列

• 指邏輯元件在硅芯片上以陣列形式排列

2.特點

• 有用戶自編程、減小系統的硬件規模

3.種類

①ROM

• 又稱只讀存儲器
• 字：若干個二進制信息組成的
• 位：每個二進制信息
• 存儲單元：存儲信息的單元，由字組成
• 地址碼(地址)：給存儲器中每個字的編號，用以尋找存入的字
• 組成：地址譯碼器、存儲單元
• 容量：通常用”字線×位線“表示
• 存儲信息表示：通過設置或不設置如三極管、二極管或熔絲等元件來表示存入的二 進制信息
• 工作原理：地址譯碼器根據輸入地址選擇某條輸出(稱字線)，由它再去驅動該字線的各位線，以便讀出字線上各存儲單元所存儲的代碼
• 缺點：
  • 當用戶要存入ROM的字數少於ROM所能提供的字數時，ROM中有許多存儲單元便會閑置不用，因而造成管芯面積的浪費
  • 在ROM中，地址和字之間有一一對應關系，對任何一個給定地址，只能讀出一個字，因此，即使有若干個字的內容一樣，也無法節省單元
• 結構：
  • 

②PLA

• 又稱可編程序邏輯陣列
• 組成：與陣列、或陣列
• 用途：在組成控制器、存儲固定函數以及實現隨機邏輯中有廣泛的應用
• 特點：用較少的存儲單元就能存儲大量的信息

③PAL

• 又稱可編程序陣列邏輯
• 特點：
  • 與陣列是可編程的，或陣列是不可編程的
  • 編程是一次性的，即編程后不能再改寫
  • 在某些PAL器件中還設置記憶元件，還可以具有反饋功能，即輸出可反饋到輸出端，作為輸入信號使用

④GAL

• 又稱通用陣列邏輯
• 特點：
  • 可用電擦除的，可重復編程的高速PLD(可編程邏輯器件)
  • 可擦除重寫100次以上，數據可保存20年以上，在數秒鍾內即可完成擦除和編程過程
  • 在輸出有一個邏輯宏單元，通過對它的編程，可以獲得多種輸出形式，從而使功能大大增強

⑤GA

• 又稱門陣列
• 用途：用來實現生產批量較大的專用集成電路(ASIC)
• 半用戶器件(半定制器件)：母片完成了整個集成電路制造工藝的大部分流程，當用戶提交了邏輯圖后，只要進行基本單元內部布線和基本單元之間的互聯就可以了
• 特點：
  • 利用預先制造好的“母片”來進行布圖設計，母片上通常以一定的間距成行成列的排列着基本單元電路
  • 一種半用戶器件
  • 設計自動化較高
  • 設計周期短
  • 設計成本低

⑥MCA

• 又稱宏單元陣列
• 組成：對門陣列進行改進，產生宏單元陣列，一個宏單元由若干個基本單元構成
• 特點：
  • 邏輯功能比較強，因而布圖密度比門陣列高
  • 也是一種半用戶器件
  • 制造周期短

⑦SCA

• 又稱標准單元陣列
• 標准單元(多元胞)：預先設計好的功能單元，可以是門、觸發器或有一定功能的功能塊(如加法器)
• 組成：以標准單元位基礎
• 特點：
  • 所有單元都是根據用戶邏輯圖的需要安排在芯片上
  • 布局布線易於實現
  • 一種用戶器件，不能事先將半成品芯片大量制好

⑧FPGA

• 又稱現場可編程序門陣列
• 組成：
  • 可編程序邏輯宏單元(CLB)
  • 可編程序輸入輸出宏單元(IOB)
  • 互連資源
  • 重構邏輯的重寫存儲器
• 特點：
  • 由大規模集成電路構成，門電路數達到幾萬個到幾百萬個
  • 允許用戶多次修改邏輯

參考-《計算機組成於結構》-清華大學 王愛英