Power Analysis是芯片設計實現中極重要的一環，因為它直接關系到芯片的性能和可靠性。Power Analysis 需要Timing Analysis 產生包含頻率、transition 等時序信息的 Timing File，也需要包含Net Capacitance和Resistance信息的SPEF文件，功耗分析工具根據timing file 和RC value計算功耗或者分析IR-Drop/EM。
在介紹數字后端Power Signoff Flow之前，先大概論述一下芯片的功耗構成和基本原理。芯片功耗主要分為Static Power （靜態功耗）和Dynamic Power（動態功耗）兩大類。動態功耗來自於芯片晶體管的開關翻轉，它取決於芯片的時鍾頻率和switching activity。靜態功耗是指芯片晶體管的LeakagePower（泄漏功耗）。
進一步細分，動態功耗可以分為Internal Power和Switching Power.
-
Switching power是由於芯片內instance 上的邏輯翻轉對有效負載電容進行充放電所消耗的功耗。公式如下，其中，a是switching activity，f是clock frequency，Ceff是有效負載電容，Vdd是芯片電源電壓。
- Internal power是由於晶體管信號傳輸的某一個瞬間，PMOS和NMOS會同時導通的短路電流消耗的功耗。對於更低閾值電壓或者transition time大的晶體管internal power會更大。
- 靜態功耗，即漏電功耗（leakage power）。漏電流早期的CMOS工藝里是可忽略的，但是隨着近年來器件尺寸越來越小以及閾值電壓的減小使Leakage current在功耗分析中不能再被忽視。Leakage power主要由以下幾個方面組成
推薦一篇論文：Leakage Current Mechanisms and Leakage Reduction Techniques in Deep-Submicrometer CMOS Circuits。作者是KaushikRoy.
Power Signoff
當今主流的power signoff 工具有Cadence的Voltus 和 ANSYS公司的Redhawk。限於作者工作經驗，本文就基本flow 做一簡單概述。
Power signoff 主要包括靜態、動態功耗分析和Signal-EM分析以及基於芯片封裝模型的SIPI分析等。
靜態功耗分析（Static IR-drop/EM Power Analysis）：這里的靜態功耗分析並不是leakage 功耗，而是指一種基於芯片內部電路在直流工作模式下的功耗分析。
-
芯片上的PG網絡在靜態功耗分析中會近似於電阻網絡
-
而且流經各個instance的電流都認為是直流電流。
|
|
-
均值電流都是在每個instance上算的，利用歐姆定律即可直接算出節點電壓。電遷移值Electromigration 在電源網絡分析之后會得出金屬線網絡的電流密度，再根據對應工藝的Tech file里對於Electromigration的極限電流密度的約束，便可以得出整個芯片的電遷移報告。報告里所有電遷移值都用百分比來表示，一般而言都是用100%來signoff芯片電遷移是否可以滿足極限值。<這里涉及到不同工藝下的EM table和Chip Reliability 的內容;對於電遷移概念的理解，還有一個概念是Blech Length和Black Equation；后續會做相關分享。
-
Static IR/EM Analysis：得到芯片功耗之后，會去分析IR-drop和EM，static模式下主要check 芯片的PowerMesh 夠不夠強壯，有沒有power/ground mesh 的short 和open；再就是memory 的channel 處standard cell 是否有足夠的metal覆蓋。
Static IR/EM Analysis：得到芯片功耗之后，會去分析IR-drop和EM，static模式下主要check 芯片的PowerMesh 夠不夠強壯，有沒有power/ground mesh 的short 和open；再就是memory 的channel 處standard cell 是否有足夠的metal覆蓋。
動態功耗分析（Dynamic IR-drop/EM Power Analysis）
-
On-chip的PG mesh 被模型化成RLC網絡；
-
對於有開關和狀態翻轉的instance cell，其電流模型是時間和電壓值的函數；
-
對於沒有翻轉的instance cell，會分析其中有效的decoupling capacitance以及ESR (Effective Series Resistance)和leakage current。
-
每個instance的電流模型是PWL Current Model；
-
Dynamic Voltage Drop是通過在每一個電路節點的瞬態分析得到的
對於Dynamic IR-drop/EM, 要特別說一下APL file和Decoupling Capacitance。
-
APL file：通常由foundary 提供，也可以用工具自帶的utility產生。APL file對於dynamic IR-drop analysis會更准確，對於device 內部的decoupling 電容可以分析進去，dynamic結果看起來更符合design實際情況。
-
Decoupling Capacitance：Decap實際上就是在Vdd和Gnd之間加入的隔離電容，可以去除很多由電源上的噪聲而引起的Voltage Drop。在debug dynamic IR-drop時需要結合decap density map進行比對，看是不是這些issue points處的decap density過低。decap最好盡可能分布均勻而且在一些敏感基本單元附近有足夠的decap cells。