一、TTL集成門電路的結構
1.總體結構
所謂TTL就是transistor transistor logic，就是說是由晶體管和晶體管之間構成電路。
2. TTL集成門電路典型輸入級形式
1）二極管與門輸入
2）二極管或門輸入
3）單發射級輸入
跟隨輸入的同相關系
鉗位二極管VD：左下角並有二極管，既抑制輸入端可能出現的負極性干擾脈沖，又可以防止輸入電壓為負時，VT的發射極電流過大，起保護作用。
電路中經常有干擾信號，當A端出現了一個比較大的負極性脈沖的干擾信號，假設有-20V，那么壓降Vcc-(-20V)就有25V了，晶體管的發射結會燒壞。然鵝並聯二極管之后，由於二極管電阻很小會迅速導通，將A點電壓鉗位在-0.7V.
4）多發射級輸入
3. TTL集成門電路典型中間級形式
1）單變量分相器
三極管基極輸入，發射極和集電極作為輸出。
A=0.3V，三極管截止，F1=Vcc=12V，F2=0V.
A=3.0V，三極管導通，F2=3.0-0.7=2.3V；F1-F2范圍是0.1~0.3V，F1是2.4~2.6V.
F1稱為反相輸出端，F2稱為同相輸出端。
2）兩個變量相或的分相器
兩個三極管的基極分別作為輸入，發射極相連，集電極相連作為兩個輸出
3）多個變量相或的分相器
4. TTL集成門電路典型輸出級形式
1）圖騰柱輸出電路
A’為高電平，A為低電平，VT1導通，VT2截止，Vo=A'-0.7-0.7為高電平；
A 為高電平，A'為低電平，VT2導通，飽和導通，VT1截止，Vo是ce間壓降，約為0.1~0.3V，為低電平；
所以結論就是 —— 輸出和A'（前提：A’是上面的變量）一致 。
VD這個二極管作用，使得VT1至少要1.4V才能導通，保證了只有一管導通的可靠性，在下面TTL非門（反相器）那里還有說明。
2）圖騰柱和復合管輸出電路
3）集電極開路（OC）門輸出電路
4）三態（TS）門輸出電路
二、幾種典型的TTL集成復合門電路
1. TTL非門（反相器）
分析：由上面單個的分析（翻到上面回憶一下.......），輸入級是跟隨的，A是低電平，集電極輸出低電平A；A是高電平，集電極輸出高電平A。中間級是單變量分相器，下面發射極是同向得到A，上面集電極是反相得到A’。輸出級是和上面的變量，也就是和A’保持一致。
D2的作用： 當A為高電平，T2、T5會飽和導通，V(C2)是0.7+（0.1~0.3）=0.8~1.0V，而T5的集電極在0.1~0.3V，如果沒有D2就可能導致T4導通，加了D2就等於多了0.7壓降才能使T4導通，可靠性增加。
繼續分析：
Vcc=5V，A=0.2V時，T1導通，T1基極=0.9V，大約有4V的電壓加在R1上，電流為1mA，大於基極臨界飽和電流，T1是飽和導通。T1的飽和導通會使ce間壓降特別小，T1的集電極電壓會被鉗位在0.3~0.5V之間，而T2至少要1.4V才能導通，所以T2和T5都是截止的。T2截止使得V(C2)在Vcc附近，R2上通過的電流很小，Vcc經過1.4V壓降到Vo大概在3.6V。
電壓傳輸特性：
BC段是R2的壓降影響的。
噪聲容限：在保證輸出高、低電平基本不變（或者說變化的大小不超過允許限度）的條件下，允許輸入電平有一定的波動范圍。
74系列門電路輸入高電平和低電平時的噪聲容限分別為：
V(NH)=VOH(min)-VIH(min)=0.4V;
V(NL)= VIL(max)-VOL(max)=0.4V;
ps:CMOS反相器的噪聲容限可以達到電源電壓的45%.
2. TTL集成與非門
多發射極輸入——單變量分相器——圖騰柱輸出
懸空：
A懸空，相當於接了一個無窮大的電阻接地，A、B輸入只有B輸入有效，AB=（1與B）=B .
TTL某個引腳懸空，相當於是接了高電平。
輸入端接電阻接地：
要關注電阻的阻值大小，Ron開門電阻比較大，相當於接高電平；Roff關門電阻比較小（小於1KΩ），相當於接低電平。
3. TTL集成或非門
兩個單發射極輸入——兩變量相或的分相器——圖騰柱輸出
4. TTL集成與或非門
兩個獨立的雙變量輸入——兩變量相或的分相器——圖騰柱輸出
5. TTL集成異或門
三、集電極開路（OC）門
1. 集電極開路（OC）與非門
1）功能
輸入A、B，輸出（A+B）’；
2）分析
A、B中有一個是高電平，T2、T5導通，輸出低電平；
A、B都是低電平，T2、T5截止，輸出高電平。
3）電路工作時需要外加Vcc和限流電阻RL.
當T5導通的時候，不會使電流過大；當T5截止的時候，等效為一個大電阻，電壓大部分降在T5上，Y輸出為低電平。
注：右邊那個菱形下面加一橫，代表OC門
2. OC門輸出並聯使用
T5的尺寸比較大，可以承受大電流、大電壓。
3. 小結OC門的特點
1）工作時需外接負載電阻(RL)和電源(Vcc)
2）可根據要求選擇電源，靈活得到下級電路所需電壓
3）可將OC門輸出端直接並聯，進行“線與”
4）有些OC門的輸出管設計尺寸比較大，足以承受較大的電流和較高的電壓，可直接驅動小型繼電器
四、三態（TS）輸出門
1. 高電平使能的三態門
分析：
輸入級是三變量的多發射級輸入，結果是AB(EN)，EN是高電平的時候，A、B有效，就是一般的與非門，也就是所謂的高電平使能。
當EN=0，T2、T5是截止的，T4的基極也被鉗位在0.7V左右，由於T4下面還有一個二極管，至少要1.4V才能導通，所以T4也是截止的，這時的等效電阻很大，電路呈現高阻態。
2. 低電平使能的三態門
正常工作時，EN 是低電平。
3. 三態門的應用
1）三態輸出門接成總線結構
通過控制EN，使數據分時傳輸，掛載在一條總線上
2）三態輸出門實現數據的雙向傳輸
G1高電平使能，G2高電平使能
4. 小結三態門的特點
1）三態：低電平、高電平、高阻態
2）可實現在同一根導線上分時傳送若干門電路的輸出信號（即接成總線結構）
3）可做成單輸入、單輸出的總線驅動器
4）還可以實現數據的雙向傳輸等
結束
1. TTL電路一般由輸入級、中間級和輸出級三級電路組成，其輸入級和輸出級都采用累了晶體三極管，所以稱為晶體管-晶體管邏輯電路。TTL典型電路包括反相器、與非門、或非門、三態（TS）輸出門、集電極開路（OC）門等。
2. 研究TTL電路主要是研究其外部特性（即輸入與輸出之間的邏輯關系）和外部電氣特性（包括電壓傳輸特性、輸入特性、輸出特性、動態特性等）兩方面。
3. TTL邏輯電路基本系列為SN54/74系列，為滿足提高工作速度和降低功耗的需要，隨后相繼出現了74H、74J、74S（肖特基）、74LS（低功耗肖特基）、74AS、74ALS、74F等改進系列。目前，TTL電路正朝着高速、低功耗、Bi-MOS工藝方向發展。
PS. CMOS的功耗低，但是不能像TTL那樣輸出端有有一個較大的電路。
---------------------
原文：https://blog.csdn.net/qq_36677557/article/details/80179837