Allegro Sigrity OptimizePI Training（一）去耦電容仿真設置

本文大綱 

1. 去耦電容仿真設置（一）

2. 去耦電容仿真設置（二）

3. 去耦電容仿真設置（三）

4.仿真優化結果查看

關於OptimizePI

      去耦電容的優化需要綜合考慮PDN的性能和成本因素，在目前的PCB或封裝設計中，往往存在PDN電源噪聲(包括低頻和高頻)超標、性能不滿足設計、成本較高等問題。隨着設計變得越來越復雜，電容的位置和容值選擇往往大大超出設計人員的經驗。

       OptimizePI提供業界第一個能夠綜合考慮電源PDN性能和成本的解決方案。OptimizePI使用專利的電磁分析和優化算法，可以快速、准確地進行電源分析，自動排列組合去耦電容的容值和位置，提供兼顧性能和成本的電容優化方案，根據優化的不同目標，幫助設計人員在成本、空間、數量和性能之間做出權衡。OptimizePI提供交互式的優化結果后處理，方便用戶直觀地選擇優化結果

 

去耦電容仿真設置（一）

本模塊用到的PCB案例：

1. 6層PCB設計，第2層是地平面、第5層是電源平面

2. 1個電源網絡：VCC(紅色顯示網絡)

3. 1個地網絡：GND(綠色顯示網絡)

4. 1個VRM、5個IC器件(阻抗觀測點)、28個去耦電容

 

 

本模塊中，我們將會用OptimizePI分析不同的電容濾波方案對幾個IC器件的電源阻抗的影響，從OptimizePI推薦的方案中選擇合適的方案優化PDN設計。

1. 開始菜單->Cadence->Sigrity 2015->Sigrity Suite Manager。

2. 選擇OptimizePI，在右邊窗口選擇可用的license雙擊啟動OptimizePI。

3. 在菜單欄選擇Workspace->New，在彈出的窗口中，選擇“Post-Layout Analysis”，點擊OK確認。

4. 在workflow中選擇“Load New/Different Layout”，在彈出的對話框選擇“Load an existing layout”，打開“D:\Training\Sigrity_OptimizePI\Lab\Module1\demo_OPI.spd”。

5. 在workflow中選擇“Load/Edit Capacitor Library”

在彈出的Analysis Model Manager窗口，在Discrete-Capacitor位置，右鍵菜單選擇“Load Library File”，打開“D:\Training\Sigrity_OptimizePI\Lab\Module1\demo_decap_library.xml”。

導入的電容庫如下：

6. 點擊Analysis Model Manager窗口右上角的 <ignore_js_op> 按鍵，關閉Analysis Model Manager窗口。

 

7. 在workflow中選擇“Check Stackup”，打開Stack Up窗口。檢查並設置金屬層、介質層的厚度和材料參數。設置完成后點擊OK按鈕回到主界面。

8. 在workflow中選擇“Select Nets”。在Net Manager頁面，選擇VCC網絡，右鍵菜單選擇Classify->As PowerNets，然后使能VCC網絡。

注意使能VCC網絡后，Workflow的Select Nets前面的圖標 <ignore_js_op> 會變成 <ignore_js_op> 。

 

 

-----本節完，共四章----