vcs編譯verilog/sysverilog並執行

命令：

sverilog：表示支持systemverilog，如果只編譯verilog不需要加

test.sv  :這個可以是一個systemverilog/verilog文件，也可以是一個filelist

-full64：表示使用64位的機器。

 

verilog中可執行的單元是module;systemverilog中可執行的單元可以是module還可以是program.

編譯完后會在當前目錄下生產一個simv的文件，直接執行simv就可以執行systemverilog/verilog代碼了。