1. 可測試性特點
- 可控性：能夠設定某些電路節點到某種狀態或邏輯值
- 可觀察：能夠觀測芯片內部節點的狀態或邏輯值
2. 如何測試
1）建立模型
- 電路建模(circuit modeling)
- 故障建模(fault modeling)
2）ATPG
- Logic simulation
- Fault simulation
- Test generation
3）可測試設計
- Design for test（DFT）
- ad hoc techniques
- Scan design
- Boundary Scan（JTAG）
- Built-in self test（BIST）
- Random number generator (RNG)
- Signature Analyzer (SA)
4）可測性綜合
- 自動化或半自動化
- EDA工具
- Testability analysis tools
- Full / partial scan insertion
- BIST insertion
- Boundary scan insertion
5）測試與質量
缺陷程度DL(DPM)= 1 - Y (1-T)，其中
DL: defect level（缺陷程度per million）
Y: yield（產量）
T: fault coverage（故障覆蓋率）
3. 建模
3.1 電路建模
3.2 故障建模
故障模型有：
- Single stuck-at fault
- Break faults
- Bridging faults
- Transistor stuck-open faults
- Transistor stuck-on faults
- Delay faults
其中Single stuck-at fault模型最常用
4. 測試矢量生成
為了檢測D是否s-a-0，我們需要使得D為1，並在F端輸出觀測，因此測試矢量為：
A=1, B=1, C=0
5. 自動測試模型生成（ATPG）
給定一個電路，確定一組測試矢量檢測所有故障
6. 測試策略
- BIST for large memories/arrays
- Special BIST for small buffers
- Scan for random logic
- Shadow registers where necessary
- Boundary Scan for test control and board level testing
7. 可測試設計flow
其中：
mentor本身的MbistAchitect在2009年已不再更新，MBIST插入目前主要基於mentor收購的LogicVision產品；
Design Compiler為Synopsys的綜合工具
DFTAdvisor為mentor的scan-chain insertion工具